OP5110
Plateforme FPGA et interface E/S reconfigurable
E/S numérique de haute densité, capture d'événements de haute précision et sortie 32 bits à transition rapide de modulation d'impulsions en durée
L'interface E/S OP5110™ d'Opal-RT Technologies permet d'incorporer les technologies FPGA, pour les E/S numériques à transition rapide et haute vitesse, aux modèles temps réel des groupes de secteurs de simulations RT-LAB. Grâce au module reconfigurable à très haute densité utilisé par les FPGA de Xilinx Virtex-II Pro Platform, le OP5110 permet de configurer jusqu'à 128 canaux E/S numérique, échantillonnés jusqu'à 100 MHz, soit une résolution de durée de 10 ns.
On peut capturer ou générer des événements entre les pas de calcul d'une simulation à un degré de précision se rapprochant de 1 m s. Ceci permet d'incorporer des temps très précis dans le modèle afin de tester, par exemple, l'avance à l'allumage d'un moteur à combustion interne ou la commutation d'un transistor bipolaire à porte isolée dans un convertisseur électronique de puissance. On peut obtenir une précision encore plus grande que 1 ms en combinant le détecteur d'événements FPGA avec les algorithmes spécialisés d'interpolation temps réel, inclus dans les blocs RT-EVENTS.
- Chaque groupe de 8 E/S peut être configuré comme une entrée ou une sortie.
- Jusqu'à 128 lignes E/S, regroupées par 8, configurables à l'aide d'un logiciel.
- Accès direct à la mémoire avec transfert en rafales entre la mémoire FPGA et la mémoire du modèle à 132 Mbits/s (30 ns par événement avec le bus local PCI).
- Détecteurs et générateurs d'événements, avec une résolution de 10 ns, capable de capturer les événements entre les pas de calcul d’une simulation.
- Capable de générer des sorties de modulation d'impulsions en durée jusqu'à concurrence d'un cycle de fréquence de 15 kHz.
- Génération et détection de multiples événements dans un cycle de simulation.
- Bibliothèque de blocs glisser-déposer Simulink™.
- Interface conviviale de blocs Simulink™ pour générer de façon arbitraire des formes d'onde qui peuvent être programmées en cours d'exécution à chaque pas de calcul en utilisant des blocs RT-EVENTS (voir Pulse Generation with FPGA and RT- EVENTS in Simulink™).
- Le code du IP FPGA est mémorisé en mémoire flash; vous n'avez besoin d'aucun outil de développement FPGA.
SignalWire™ - Interface de données sérielles à grande vitesse
- Liaison série très rapide (jusqu'à 1.25 Gbps).
- Peut être utilisé pour relier des processeurs cibles avec une plus haute performance que celle de FireWire™.
- Peut être utilisé pour connecter des capteurs à des unités cibles en faisant une conversion locale en envoyant les données par le biais du lien.
- Peut être utilisé pour un nombre élevé de I/O, en se connectant à une seule carte PCI.
- Messages prioritaires avec un temps d'attente de 200 ns.

La carte OP5110 est interfacé au PC par le bus PCI avec une bande passante de 132 Mbs. Elle comprend aussi une nouvelle interface de réseau en temps réel de haute-vitesse qui permet de connecter différents processeurs ensemble pour une performance plus rapide que jamais!
Cette nouvelle interface s'appele SignalWire™; ce lien temps réel profite de la puissance FPGA pour effectuer des transferts allant jusqu'à 1.25 Gbps avec un temps d'attente de 200 ns. C'est donc près de deux fois plus rapide que FireWire™ avec une diminution de 10% du temps d'attente. Cela signifie que l’on peut mener des simulations distribuées à un cycle de base de moins de 10 µs sans surcharge de données.
De plus, la OP5110 procure une plateforme pour l'acquisition de données supplémentaires et des modules de conditionnement des signaux qui permettront à des signaux de haute fréquence d'être capturés et générés à partir de la simulation en temps réel.
La plateforme est conçue à l'aide de la bibliothèque de blocs Simulink qui permet d'implémenter la capture et la génération d'événements, ainsi que des modulations d'impulsions dans un modèle temps réel sans programmation. Cette plateforme comprend même un bloc pour des événements tel l'avance à l’allumage du moteur.
No Data Available
No Data Available


.png)