OP5130 - Description

Télécharger la fiche technique

La OP5130 est un des blocs clé dans le système modulaire OP5000 E/S de Opal-RT Technologies. Il permet d'incorporer les technologies FPGA dans les groupes de simulation RT-LAB à exécution distribuée de fonctions HDL et de modèles temps réel à haute vitesse et E/S numérique à haute densité. Conçu selon les principes de Xilink Virtex-II Pro FPGA, la OP5130 peut être installé dans l'une des six fentes d’une boîte HIL RT-LAB ou dans un châssis externe de prétraitement des signaux pour des signaux E/S distants, qui communique avec le PC cible par l'interface de réseau temps réel du nouveau SignalWire™ à faible temps d'attente.

En plus des capacités FPGA et E/S numérique de OP5110 et OP5120, la OP5130 inclut aussi deux interfaces pour les modules de fonction mezzanine qui permet d'incorporer des E/S à tâches spécifiques tels la capture et la génération de signaux analogiques à grande-vitesse.

Le port SignalWire™ sur la OP5130 vous permet de connecter vos unités de traitement réparties ensemble pour fonctionner à un temps de cycle plus rapide que jamais. Ce lien temps réel profite de la puissance FPGA pour produire jusqu'à 1.2 Gbps de transmission bidirectionnelle simultanée avec un temps d'attente de 200 ns, près de deux fois le taux de IEEE 1394 (FireWire™) et plus de 10% du temps d'attente, on peut ainsi mener des simulations réparties à un temps de cycle de moins de 10 µs sans surcharge de données.

Grâce à une connexion SignalWire™ soit à une carte OP5110 ou OP5120 sur le PC cible RT-LAB, la OP5130 procure une plateforme externe pour des acquisitions de données et modules de prétraitement de signaux. Ceci permet à plusieurs canaux E/S d'être capturés et générés à distance par le simulateur temps réel, éliminant par le fait même les problèmes de bruits électriques associés à de longues séquences de signaux de câbles analogiques. On peut faire une connexion en chaîne de plusieurs OP5130. La seule contrainte étant l'espace physique et la bande passante requise pour la simulation.

De plus, les développeurs FPGA peuvent incorporer leurs propres fonctionnalités en se servant des outils de développement HDL de l'interface SignalWire™ sans devoir se connecter à l'interface JTAG. Les programmes embarqués peuvent être téléchargés et stockés sur la mémoire flash intégrée pour un démarrage éclair.