Validierung von Halbleitertransformatoren, ohne hardware bauen zu müssen

Wichtigste Erkenntnisse

• Die Validierung von Halbleitertransformatoren funktioniert am besten, wenn Sie den gesamten Mehrzellen-Wandler und die Steuerung testen, bevor die hardware unter Spannung gesetzt hardware .
• Die Genauigkeit beim Schalten im Nanosekundenbereich ist entscheidend, da transiente Belastungen, Fehler bei der Schutzzeitabstimmung und Fehler bei der Stromaufteilung bereits lange bevor langsame Regelkreise Probleme anzeigen, auftreten.
• Die Betriebsbereitschaft hängt von wiederholbaren Nachweisen über Fehler, Neustarts, Zeitverschiebungen und Lastausgleich hinweg ab, wobei Diagramme des nominalen stationären Zustands lediglich als erste Überprüfung dienen.

Ein Halbleitertransformator sollte im geschlossenen Regelkreis validiert werden, bevor Sie hardware bauen.

Das bedeutet, den gesamten Umrichter, seine Steuerungen und seine Schutzvorrichtungen bis ins Schaltdetail zu modellieren und den Entwurf anschließend Transienten und Fehlerfällen zu unterziehen, bis sich die Ergebnisse nicht mehr ändern. In den Vereinigten Staaten werden mehr als 80 % des Stroms vor der Endnutzung durch Leistungselektronik verarbeitet, sodass versteckte Umrichterfehler Auswirkungen auf das gesamte System haben, die über einen einzelnen Prüfstand hinausgehen. Ein Halbleitertransformator vereint Isolierung, Spannungsumwandlung und Steuerung in einem eng gekoppelten System. Mit einem langsamen Offline-Modell oder einem Erstbeschaltungs-Prototyp lässt sich keine zuverlässige Validierung erzielen.

Was ein Halbleitertransformator in der Praxis umfasst

Ein Halbleitertransformator ist ein mehrstufiger Leistungswandler mit Hochfrequenzisolierung und digitaler Steuerung. Er umfasst in der Regel einen AC/DC-Eingangsteil, eine isolierte DC/DC-Stufe und einen oder mehrere geregelte Ausgänge. Die Schutzlogik ist Teil des Designs. Betrachtet man ihn als eine einzige Einheit, werden die tatsächlich erforderlichen Validierungsarbeiten außer Acht gelassen.

Stellen Sie sich eine Einspeiseschnittstelle vor, die Mittelspannungs-Wechselstrom aufnimmt, einen geregelten Gleichstromzwischenkreis aufbaut, eine isolierte Hochfrequenzbrücke durchläuft und einen 800-V-Gleichstrombus für Speicher- oder Antriebsanwendungen speist. Dieses System enthält Halbleiterbauelemente, magnetische Komponenten, Sensor-und Datenfusion sowie Regelkreise, die bei jedem Schaltzyklus miteinander interagieren. Ein Prüfstand kann zwar einzelne Platinen verifizieren, ist jedoch nicht in der Lage, das Timing über alle Stufen hinweg darzustellen, solange die Platinen noch nicht vorliegen. Ihr Validierungsplan muss den Strompfad und den Regler als eine Einheit berücksichtigen.

Dies ist von Bedeutung, da ein SST-Wandler häufig an den Schnittstellen zwischen den Stufen ausfällt. Eine Front-End-Zelle kann sich von einem Spannungsabfall erholen, während die isolierte Stufe einen Zyklus später in die Überstrombegrenzung gerät. Die Stromverteilung kann im Nennbetrieb stabil bleiben und dennoch während eines Neustarts abweichen. Sie benötigen eine funktionsfähige Definition des Halbleitertransformators, die diese gekoppelten Verhaltensweisen bereits im ersten Modell berücksichtigt.

Warum bei Mehrzellen-SST-Wandlern zunächst eine Validierung auf dem Prüfstand erforderlich ist

Multicell-SST-Wandler erschweren die „Bench-First“-Validierung, da die größten Herausforderungen aus den Wechselwirkungen zwischen sich wiederholenden Zellen resultieren. Spannungsaufteilung, Timing-Skew, Startreihenfolge und Schutzkoordination skalieren alle mit der Zellanzahl. Jede hinzugefügte Zelle vervielfacht die Anzahl der zu testenden Zustände. Bei Hardware schlägt sich diese Vervielfachung in Kosten und Verzögerungen nieder.

Stellen Sie sich ein aus 8 Zellen kaskadiertes Frontend vor, das mehrere isolierte Brücken speist. Ein Vorteil , der in einer einzelnen Zelle mit einer Verzögerung von 20 ns Vorteil , kann deren Strom verschieben, dieses Bauteil stärker erwärmen und die vorgelagerte Ausgleichslogik stören. Der Prüfstand zeigt diese Kette erst an, wenn Sie über hardware, die Messtechnik und einen sicheren Fehlerplan verfügen. Ein detailliertes Modell zeigt dies bereits, bevor ein Bus unter Spannung gesetzt wird.

Eine Mehrzellen-Struktur führt zudem zu problematischen Abdeckungslücken. Man kann ein Modul unter Nennlast prüfen und dennoch eine Bus-Vorladesequenz übersehen, die erst dann fehlschlägt, wenn alle Zellen nacheinander schließen. Sensorabweichungen und Kommunikationsverzögerungen verstärken sich mit zunehmender Kanalanzahl. Wenn Sie den Wandler nicht im vollen architektonischen Maßstab getestet haben, haben Sie den Wandler, den Sie bauen wollen, nicht wirklich getestet.

Schalttransienten legen das erste Validierungsziel fest

Schalttransienten bilden das erste Validierungsziel, da sie die Belastung der Halbleiter, die Überspannung, das Gleichtaktverhalten und die Schutzzeiten bestimmen. Sind diese Wellenformen fehlerhaft, stehen alle nachfolgenden Ergebnisse auf einer schwachen Grundlage. Die Abstimmung der Steuerung hängt von ihnen ab. Auch Effizienzschätzungen und Fehlerschwellenwerte hängen von ihnen ab.

Eine doppelt aktive Brücke verdeutlicht dies schnell. In einem durchschnittlichen Modell kann die Phasenverschiebung sauber aussehen, während die detaillierte Brücke einen Stromspitzenwert während der Kommutierung und ein Überschwingen der Klemmspannung bei geringer Last zeigt. Dieser Spitzenwert bestimmt die Sicherheitsmarge des Bauteils und die Dimensionierung des Snubbers. Wird er nicht frühzeitig erkannt, verlagert sich das Risiko auf das Layout und Tests ersten Tests.

Die Transientenvalidierung deckt auch Probleme auf, die im stationären Zustand harmlos erscheinen. Eine für ein Gerätepaar festgelegte Totzeit kann bei einem anderen Paar zu Querleitung führen, sobald sich die parasitäre Induktivität und der Gate-Widerstand ändern. Stromumkehrungen während einer Gitterstörung können zu einer verspäteten Auslösung des Schutzes führen, wenn die Messkette zu stark filtert. Dies sind Validierungspunkte von höchster Priorität, die Sie klären sollten, bevor Sie langsame äußere Regelkreise optimieren.

Bei der Echtzeitsimulation müssen die Schaltdetails im Nanosekundenbereich erhalten bleiben

Bei der Echtzeitsimulation müssen die Schaltdetails im Nanosekundenbereich erhalten bleiben, da die SST-Regelung auf Ereignisse reagiert, die sich weitaus schneller abspielen, als dies durch einen Schritt im Mikrosekundenbereich dargestellt werden kann. Ist der Schritt zu grob, glättet das Modell Vorteil und übersieht Überschwingen. Der Regler sieht dann ein System, das sauberer ist, als hardware . Diese trügerische Ruhe kommt teuer zu stehen.

Halbleiter mit großer Bandlücke können bis zu 100-mal schneller schalten als Siliziumbauelemente, weshalb grobe Zeitschritte die Ereignisse ausblenden, die die Belastungs- und Schutzreserven bestimmen. Ein Gate-Skew von 20 ns zwischen den Zellen macht sich in einer langsamen Simulation kaum bemerkbar, kann jedoch die Stromverteilung verändern und asymmetrische Verluste verursachen. Sie benötigen eine Zeitschrittauflösung, die den ausgewählten Bauelementen folgt und Vorteil bei Bauelementgeschwindigkeit erfasst. Tests auf diese Genauigkeit Tests .

Viele Teams schenken den Offline-Ergebnissen in dieser Phase zu viel Vertrauen. Ein Solver, der wechselnde Kanten mittelt, kann dennoch stabile Wellenformen liefern, sodass das Design stabil erscheint. Probleme treten erst dann auf, wenn der eigentliche Regler auf Rauschen, Übertragungsverzögerungen und Impulsabschneidungen reagiert, die im Modell nie aufgetreten sind. Wenn Sie später valide HIL-Ergebnisse erhalten möchten, muss die Zeitbasis von Anfang an stimmen.

„Bei der Echtzeitsimulation müssen die Schaltdetails im Nanosekundenbereich erhalten bleiben, da die SST-Regelung auf Ereignisse reagiert, die sich weitaus schneller abspielen, als dies durch einen Schritt im Mikrosekundenbereich dargestellt werden kann.“

Skalierbar sorgen dafür, dass Mehrzellenmodelle in Echtzeit ausgeführt werden können

Skalierbar sorgen dafür, dass ein Multizellenmodell in Echtzeit ausführbar bleibt, indem sie jedes Schaltgeschehen lösen, ohne die Architektur zu vereinfachen. Dies ist von Bedeutung, da ein SST-Wandler durch wiederholte Zellen, isolierte Stufen und dichte Regelkreise wächst. Wenn sich die Ausführung mit zunehmender Detailgenauigkeit verlangsamt, kommt die Validierung zum Stillstand. OPAL-RT löst dieses Problem, indem es die Schaltgenauigkeit beibehält und gleichzeitig über viele Zellen hinweg skaliert.

Ein 12-Zellen-Wandler mit Schaltung auf Bauteilebene, magnetischer Kopplung und Schutzlogik überfordert eine generische Konfiguration, die für eine einzelne Brücke noch ausreichend war. Ingenieur:innen entfernen Ingenieur:innen Schalter, legen Zellen zusammen oder entkoppeln Schleifen, nur damit das Modell überhaupt läuft. Jede dieser Abkürzungen eliminiert den Fall, den Sie eigentlich hätten testen müssen. Ein Skalierbar sorgt dafür, dass das Modell der hardware bauen möchten, möglichst nahe kommt.

Der entscheidende Prüfpunkt ist die Ausführung in den Fällen, die üblicherweise zu Timing-Fehlern führen. Zell-Bypass, Busfehler, Sensor-Latenz und Neustartsequenzen müssen alle ohne Detailverlust ablaufen. Deshalb ist eine Ausführung im Nanosekundenbereich wichtiger als eine lange Funktionsliste. Die Validierung kommt erst dann der hardware voraus, hardware der Solver die gesamte Multizellenlast konsistent bewältigen kann.

HIL deckt Fehler im Controller auf, noch bevor hardware

Tests Fehler im Regler Tests , noch bevor hardware , da sie Ihren tatsächlichen Regelcode und Ihr Timing unter geschlossenen Regelkreisen mit einer simulierten Leistungsstufe verbinden. Diese Konfiguration zeigt, wie sich der Regler verhält, wenn der Umrichter nicht ordnungsgemäß funktioniert. Sie können Abschaltungen, Verzögerungen, Neustarts und Ablaufsequenzen sicher testen. Außerdem erkennen Sie, welche Annahmen aus software der zeitlichen Realität nicht standhalten.

Ein Regler, der einen Mittelspannungs-Frontend-Bereich steuert, wirkt in software Tests oft stabil, versagt jedoch, sobald ADC-Latenz, PWM-Quantisierung und Kommunikationsverzögerungen ins Spiel kommen. Ein um einige Zählwerte zu hoch eingestellter Auslöseschwellenwert kann dazu führen, dass der Gleichstromzwischenkreis bei einer Lastabweisung übersteuert. Glasfaserverzögerungen können zudem während eines Bypass-Ereignisses zu einer Desynchronisation der Zellen führen. HIL deckt diese Fehler auf, solange Änderungen noch kostengünstig sind.

HIL ist wichtig, weil es das Timing im geschlossenen Regelkreis unter derselben Steuerungslogik beibehält, die Sie auch in hardware ausführen möchten. Sie Tests genau Tests Reihenfolge, in der der Regler Messwerte erfasst, Berechnungen durchführt, Befehle ausgibt und Schutzmaßnahmen ergreift. Diese Reihenfolge ist entscheidend bei einem Busfehler, einem Sensorausfall oder einem Neustart nach einer thermischen Leistungsreduzierung. Wenn der Regler in hardware Probleme hat, zeigt Ihnen HIL, wo diese Probleme ihren Ursprung haben.

Modelle, die auf Durchschnittswerten basieren, lassen die entscheidenden Ausfälle außer Acht

Durchschnittswertmodelle lassen die in einem SST entscheidenden Ausfälle außer Acht, da sie die Schaltsequenz außer Acht lassen, die zu Gerätebelastung, Impulsverlust, Zirkulationsstrom und Auslösezeitführung führt. Sie unterstützen zwar weiterhin unterstützen der Auslegung des Außenregelkreises und der groben Dimensionierung, belegen jedoch nicht, dass der Umrichter die Übergänge überstehen wird. Ebenso wenig belegen sie die Schutzlogik unter Berücksichtigung der Latenzzeit des Reglers.

Ein Team kann einen Gleichstrom-Zwischenkreisregler auf ein gemitteltes System abstimmen und dabei eine hervorragende Einschwingzeit erzielen. Derselbe Regler, der an ein detailliertes Brückenmodell gekoppelt ist, kann während einer Phasenumkehr einen kurzen Sättigungsspitzenimpuls erzeugen, der eine Zelle an ihre Strombegrenzung bringt. Dieser Spitzenimpuls bestimmt hardware und die Fehlerlogik. Ein gemitteltes Modell stellt niemals die richtige Frage.

Verwenden Sie für erste Architekturarbeiten und Betriebspunktdurchläufe Durchschnittsmodelle. Wechseln Sie zu Schaltmodellen, sobald Sie auf die Zuverlässigkeit der Schutzfunktionen, des Ausgleichs und der HIL-Ergebnisse vertrauen müssen. Wenn Sie das Durchschnittsmodell zu lange beibehalten, entsteht eine trügerische Sicherheit, da jeder spätere Test dessen Schwachstellen übernimmt. Eine gute Validierung nutzt das einfachste Modell, das den Fehler, den Sie aufdecken möchten, noch immer abbildet.

Welche Anhaltspunkte belegen, dass ein SST-Entwurf ausgereift ist?

Ein SST-Entwurf gilt als ausgereift, wenn dasselbe Modell und derselbe Regler den Normalbetrieb, transiente Zustände und die Fehlerbehebung mit stabilen Sicherheitsmargen über alle Zellen und Stufen hinweg überstehen. Die Ausgereiftheit zeigt sich in der Praxis. Bevor hardware freigegeben hardware , sollten Sie wiederholbare Ergebnisse hinsichtlich Schutzablauf, Stromverteilung, Neustartreihenfolge und Busregelung erzielen. Alles andere lässt bei der ersten Einschaltung grundlegende Fragen offen.

Eine glaubwürdige Bereitschaftsprüfung blickt über nominale Wellenformen hinaus. Ein 10-minütiger stationärer Betrieb bei Nennlast sagt so gut wie nichts über einen Neustart nach einem Zell-Bypass oder einem behobenen Sammelschienenfehler unter eingeschränkten Kühlbedingungen aus. Teams, die die erste Leistungsabgabe fehlerfrei erreichen, legen in der Regel Nachweise für die schwierigen Fälle vor. Genau hier schafft eine disziplinierte Modellierung Vertrauen.

• Jede Zelle regelt die Spannungs- und Stromverteilung während der Anlauf- und Laststufen.
• Bei Bus- und Gerätefehlern lösen die Schutzschaltungen innerhalb des vorgesehenen Zeitfensters aus.
• Der Regler startet nach Vorlade-, Bypass- und Fehlerbehebungssequenzen einwandfrei neu.
• Zeitabweichungen, Sensor-Offsets und Kommunikationsverzögerungen bleiben innerhalb der verifizierten Toleranzgrenzen.
• Die HIL-Ergebnisse und die detaillierten Schalt-Simulationen stimmen in den entscheidenden Ausfallfällen überein.

Bereitheit bedeutet, dass man die Grenzen des Entwurfs benennen und darlegen kann, warum diese akzeptabel sind. Diese Einschätzung basiert auf Tests, die der tatsächlichen Geschwindigkeit und Komplexität des Konverters entsprechen. OPAL-RT eignet sich für diese Phase, in der Teams unter Echtzeitbedingungen Nachweise benötigen, noch bevor hardware . Auf diese Weise erfolgt die Validierung vor dem hardware und nicht erst im Nachhinein.

„Bereit zu sein bedeutet, dass man die Grenzen des Entwurfs benennen und darlegen kann, warum diese akzeptabel sind.“