Warum Solver mit fester Topologie die Validierung von Stromrichtern einschränken

Wichtigste Erkenntnisse

• Löser mit fester Topologie führen zu einer geringeren Zuverlässigkeit, wenn Ihr Umrichterentwurf von expliziten Schaltzuständen, transienten Strompfaden und Betriebsartenwechseln abhängt.
• Halbleiterbauelemente mit großer Bandlücke und bidirektionaler Leistungsfluss decken Schwachstellen im Solver schnell auf, da die Timing-Margen enger sind und sich die Leitungswege häufiger verschieben.
• Software sollten zunächst die Freiheit bei der Topologie, eine stabile Echtzeitausführung und ein geringer Aufwand für die Feinabstimmung im Vordergrund stehen, da diese Faktoren darüber entscheiden, ob die Validierung die hardware bauende hardware realistisch widerspiegelt.

Löser mit fester Topologie schränken die Validierung von Wandlern ein, da sie Ihr Modell dazu zwingen, den Annahmen des Lösers zu entsprechen, anstatt der Schaltung, die Sie bauen möchten.

Teams spüren diese Lücke schon früh, wenn ein Wandler einen bidirektionalen Leistungsfluss, gestapelte Schaltzellen oder einen Halbleiter mit großer Bandlücke enthält. Der Absatz von Elektroautos stieg von etwa 3 Millionen im Jahr 2020 auf fast 14 Millionen im Jahr 2023, was bedeutet, dass immer mehr Teams Wandler mit hoher Leistungsdichte unter Zeitdruck validieren. software für Leistungselektronik software nur unterstützen sie das von Ihnen entworfene Schaltnetzwerk beibehält. Sobald der Solver eine Vorlage vorschreibt, weicht die Validierung von der hardware ab, hardware tatsächlich bauen hardware .

Löser mit fester Topologie verfälschen die Validierung von Wandlern, bevor hardware

Löser mit fester Topologie verfälschen die Validierung, da sie Ihre Schaltung vor den ersten Testläufen auf eine vordefinierte Schaltstruktur abbilden. Durch diese Neuzuordnung werden Verzweigungswege ausgeblendet, Zustandsübergänge begrenzt und der Stromfluss umgestaltet. Das Ergebnis ist ein Modell, das auf dem Bildschirm vollständig erscheint, sich jedoch wie ein anderer Wandler verhält.

Ein dreistufiger Wechselrichter mit aktivem, festgeklemmtem Neutralpunkt verdeutlicht das Problem. Zusätzliche Klemmpfade und Ausgleichszustände spielen beim Einschalten, Ausschalten und bei der Fehlerbehebung eine wichtige Rolle. Ein Topologie-Löser mit fester Topologie komprimiert diese Zustände häufig zu einem idealisierten Zweig oder einem Durchschnittszweig, sodass der Kondensatorausgleich und die Belastung der Bauelemente nicht mehr mit dem Schaltplan übereinstimmen. Sie validieren damit nicht mehr das Umrichterdesign, das Sie tatsächlich herstellen möchten.

„Eine auf diesem Modell basierende Regelungsoptimierung wird aus den falschen Gründen stabil erscheinen.“

Aktuelle Regler, Soft-Start-Logik und Schutzschwellenwerte gleichen zunehmend das Verhalten des Solvers statt das Verhalten der Schaltung aus. Tests vermitteln Tests ein falsches Sicherheitsgefühl, da der Regler an einem vereinfachten System bestanden hat, das in Ihrem elektrischen Entwurf nie existiert hat.

Die Solver-Einschränkungen stehen bei der Genauigkeit von Schaltvorgängen an erster Stelle

Einschränkungen des Solvers äußern sich in der Regel zunächst in einer mangelhaften Genauigkeit der Schaltvorgänge. Die ersten Anzeichen zeigen sich in Form von Totzeit, Rückleitung und einer nicht idealen Kommutationsreihenfolge. Wenn der Solver Ereignisse anhand einer vorgefertigten Vorlage plant, wird dadurch die genaue Abfolge verschleiert, die für Schaltverluste und Stromüberschwinger ausschlaggebend ist.

„Totem-Pole“-Stufen zur Blindleistungskompensation machen dies schnell deutlich. Die Stromrichtung ändert sich im Laufe eines Netzzyklus, und die aktiven Bauelemente übernehmen nicht in jedem Intervall dieselbe Rolle. Wenn der Solver von einem festen Zweigverhalten ausgeht, kann er das kurze Intervall übersehen, in dem der Strom durch eine Body-Diode fließt, bevor der vorgesehene Kanal die Funktion übernimmt. Dieser kleine Zeitfehler verschiebt sowohl die Wirkungsgrad- als auch die Wärmeabgabeschätzungen.

Unter diesen Bedingungen führen Untersuchungen der Totzeit zu irreführenden Ergebnissen. Wenn Sie die Einstellungen 20 ns, 50 ns und 100 ns durchgehen, sehen Sie möglicherweise nur winzige Unterschiede in den Kurven, obwohl hardware stark hardware . Diese flache Antwortkurve ist ein Warnzeichen. Ihr Modell bildet die Abfolge der Ereignisse nicht mit ausreichender Genauigkeit ab, um Validierungsentscheidungen zu stützen.

Bauelemente mit großer Bandlücke decken Timing-Fehler auf, die in vereinfachten Modellen verborgen sind

Ein Halbleiter mit großer Bandlücke deckt Timing-Fehler früher auf, da Vorteil steiler verlaufen und die zulässigen Timing-Margen enger sind. Geringfügige Abweichungen bei der Verzögerung, der parasitären Leitung oder der Überlappung führen zu sichtbaren Verschiebungen der Strom- und Spannungsbelastung. Abkürzungen des Solvers, die bei langsameren Bauelementen harmlos erschienen, bleiben nicht verborgen.

Betrachten wir eine Siliziumkarbid-Halbbrücke, die mit 100 kHz betrieben wird. Eine Gate-Timing-Abweichung von nur einigen zehn Nanosekunden kann den Strompfad während der Totzeit verändern und dazu führen, dass ein anderes Bauelement die Transiente absorbiert. Ein vereinfachter Solver glättet dieses Intervall oft zu einem sauberen Übergang, wodurch die Wellenform zwar sauber bleibt, der tatsächliche Belastungspunkt jedoch verschleiert wird. Ihre thermische Abschätzung basiert dann auf einem fehlerhaften Schaltbild.

Stufen aus Galliumnitrid werfen dasselbe Problem aus einem anderen Blickwinkel auf. Ihre kompakten Schaltungsanordnungen erfordern aggressive Schaltvorgänge, wodurch parasitäre Effekte der Schaltungsanordnung und Zustandsübergänge bei der Modellierung an Bedeutung gewinnen. Sie benötigen software für Leistungselektronik, software das Schaltnetzwerk so berechnet, wie es gezeichnet wird, da nachträgliche manuelle Korrekturen die fehlende Abfolge auf Bauteilebene nicht wiederherstellen können.

Der Entwurf von Mehrzellen-Wandlern erfordert Topologiefreiheit auf Schalterebene

Der Entwurf von Mehrzellen-Wandlern erfordert Topologiefreiheit, da jede Zelle gültige Schaltzustände hinzufügt, die für die Stromverteilung, den Ausgleich und die Fehlerbehandlung von Bedeutung sind. Ein Solver, der nur feste Zweigvorlagen unterstützt, komprimiert diese Zustände oder verwirft sie. Diese Vereinfachung erleichtert zwar die Durchführung der Simulation, macht die Ergebnisse jedoch weitaus weniger zuverlässig.

„Flying-Capacitor“-Wandler veranschaulichen dieses Problem sehr gut. Die Spannung jedes Kondensators hängt davon ab, welche Bauelemente während bestimmter Schaltintervalle leiten, und nicht nur vom durchschnittlichen Tastverhältnis. Wenn der Solver die Zelle als einen standardmäßigen Zweistufen-Zweig mit umgebender Hilfslogik behandelt, werden die Kondensatorabweichung und der Ausgleichsaufwand geringer dargestellt, als sie tatsächlich sind. Entwurfsentscheidungen bezüglich Sensor-und Datenfusion, Ausgleichsregelung und Schutzzeitpunkten beruhen dann auf einem vereinfachten Modell.

Modulare mehrstufige Strukturen verschärfen dieses Problem noch weiter. Submodul-Bypass-Zustände, die Reihenfolge der Einfügung und das Verhalten bei blockierten Fehlern müssen explizit berücksichtigt werden, wenn Sie die Controller-Aktivität oder die Fehlerenergie validieren. Die Topologiefreiheit auf Schalterstufe ist hier von Bedeutung, da das Verhalten des Umrichters von der genauen Kombination der Zellzustände abhängt und nicht von einem generischen Zweigäquivalent.

Bidirektionale Wandler erfordern exakte Zustandsübergänge zwischen den Betriebsmodi

Bidirektionale Wandler erfordern exakte Zustandsübergänge, da sich Strömungsrichtung, Bauteilfunktionen und Energiefluss je nach Betriebsmodus ändern. Lade-, Entlade-, Buck-, Boost- und regenerative Intervalle nutzen nicht denselben Leitungsweg. Ein Solver muss diese Übergänge direkt abbilden, da Ihre Validierung sonst die schwierigsten Betriebspunkte außer Acht lässt.

Eine Phasenverschiebung nahe Null – wie sie bei einer zum Laden von Batterien verwendeten doppelten aktiven Brücke auftritt – macht dies deutlich. Die Leistungsübertragung wechselt in einem engen Regelbereich das Vorzeichen, und das Bauteil, das während der Kommutierung Strom führt, kann unerwartet schalten, wenn das Modell Polaritätswechsel nur ungenau berücksichtigt. Der Einsatz von Batteriespeichern im Netzbereich hat sich im Jahr 2023 mit einer Zuwachsrate von über 42 GW mehr als verdoppelt, sodass diese bidirektionalen Betriebsfälle mittlerweile weitaus näher an der Produktvalidierung liegen als an einer bloßen Labor-Kuriosität.

Vehicle-to-Grid-Ladegeräte stellen eine zusätzliche Herausforderung dar, da das Hochfahren, Herunterfahren und die Fehlerbehebung alle Modusgrenzen überschreiten. Eine voreingestellte Löser-Struktur verhält sich im stationären Lademodus oft gut, versagt jedoch bei Rückstrom oder während der transienten Wiederherstellung. Diese Lücke ist wichtiger als eine saubere Wellenform im stationären Zustand, da Schutzmaßnahmen und Überwachungslogik von der genauen Reihenfolge dieser Zustandsänderungen abhängen.

Die Modelloptimierung kann bei der Validierung des Konverters Unstimmigkeiten zwischen den Lösern verschleiern

Die Modelloptimierung kann Unstimmigkeiten zwischen Modell und Solver verschleiern, wenn durch hinzugefügte Verzögerungen, Snubber und Dämpfungsglieder die Wellenformen glaubwürdig erscheinen, ohne dass die fehlerhafte Schaltkreisfysik korrigiert wird. Saubere Kurven sind kein Beweis für die Modellgenauigkeit. Oft zeigen sie lediglich, dass der Solver durch Anpassungen, die in hardware niemals vorkommen hardware , zu einem stabilen Verhalten „trainiert“ wurde.

Ein bekanntes Beispiel sind interleaved bidirektionale Umrichter. Ein zusätzlicher Zweigwiderstand kann das numerische Klingeln unterbinden, und ein Gate-Verzögerungs-Offset kann Stromspitzen dämpfen. Die Diagramme verbessern sich sofort, doch diese Anpassungen verändern auch den Zirkulationsstrom und die transiente Belastung. Sie werden jedes Mal, wenn sich die Topologie ändert, Stunden damit verbringen, das Modell zu optimieren, da der Aufwand darauf abzielt, die Struktur des Solvers und nicht die des Umrichters auszugleichen.

Eine sinnvolle Feinabstimmung hat nach wie vor ihre Berechtigung, insbesondere bei parasitären Effekten, die Sie gemessen haben und beibehalten möchten. Probleme entstehen jedoch, wenn die Feinabstimmung zum Hauptweg zur Ausführung wird. Dieses Muster deutet in der Regel darauf hin, dass der Solver die Topologie nicht direkt abbilden kann, sodass sich der Validierungsaufwand von ingenieurtechnischen Fragen hin zur Modellrettung verlagert.

Software beginnt mit der Freiheit bei der Topologie unter Berücksichtigung der Echtzeit-Latenz

Die beste software für Leistungselektronik im Bereich kundenspezifischer Wandler zeichnet sich vor allem durch Topologiefreiheit bei Echtzeit-Latenz aus. Wenn der Solver Ihr Schaltnetzwerk nicht direkt mit der für Ihren Reglertest erforderlichen Schrittweite ausführen kann, sind alle anderen Funktionen zweitrangig. Selbst ein ausgefeilter Arbeitsablauf kann fehlende Schaltzustände oder verzerrte Transientenverläufe nicht wiederherstellen.

Ein praktischer Vergleich sollte bei dem Umrichter ansetzen, den Sie tatsächlich validieren müssen. Eine Batterie-Schnittstelle mit mehreren Anschlüssen, ein dreistufiger Antriebswechselrichter und ein Halbleiter-Transformator-Frontend erfordern zwar jeweils unterschiedliche Schaltnetzwerke, haben jedoch eine gemeinsame Anforderung: Der Solver muss den Schaltkreis akzeptieren, ohne eine Vorlage aufzuzwingen. Teams, die mit OPAL-RT arbeiten, konzentrieren sich oft zuerst auf diesen Aspekt, da die Validierung des Reglers nur dann aussagekräftig ist, wenn das Anlagenmodell die ursprüngliche Topologie beibehält.

• Beliebige Switch-Netzwerke müssen ohne Template-Remapping betrieben werden.
• Die Ausführung im Submikrosekundenbereich muss während der Schaltvorgänge stabil bleiben.
• Die manuelle Anpassung der Leitfähigkeit muss bei Designüberarbeitungen auf ein Minimum beschränkt bleiben.
• Die Testschleifen hardware Controller und hardware müssen ohne Wellenform-Kurzschlüsse verbunden sein.
• Fehlerpfade und Gerätestatus müssen während der Fehlersuche sichtbar bleiben.

Diese Tests geben Ihnen weitaus mehr Aufschluss als ein allgemeiner Benchmark.

„Wenn Ihr Konverter-Design wiederholt strukturelle Umgehungslösungen erfordert, bevor es läuft, software die software den Umfang Ihrer Validierungsbemühungen.“

Diese Grenze wird schon lange vor hardware zum Problem, da jeder Controller-Test auf denselben versteckten Annahmen basiert.

Hochgeschwindigkeits-Konverter-Löser validieren kundenspezifische Architekturen gemäß ihrer Auslegung

Schnelle Konverter-Löser sind wichtig, da sie dafür sorgen, dass das Modell vom ersten Schaltzustand bis zum letzten Fehlerpfad mit der Schaltung übereinstimmt. Standard-Löser eignen sich nach wie vor für Routinetopologien mit bescheidenen Validierungszielen. Bei kundenspezifischen Konvertern muss der Löser dem Entwurf exakt folgen, da die Testergebnisse sonst von der hardware abweichen, hardware angeblich abbilden sollen.

Eine nützliche abschließende Maßnahme ist ein bidirektionales Ladegerät mit gestapelten Zellen und Bauelementen mit großer Bandlücke. Wenn das Modell erst nach einer Verzweigungszusammenführung, zusätzlicher Dämpfung oder modusspezifischen Workarounds läuft, hat sich der Umfang Ihrer Validierung bereits eingeschränkt. Der beste Simulationsablauf ist derjenige, der die elektrische Struktur beibehält, den Abstimmungsaufwand gering hält und es ermöglicht, Reglertests mit dem Wechselrichter durchzuführen, den Sie tatsächlich bauen möchten.

Deshalb dreht sich die Diskussion um Solver mit fester Topologie im Grunde genommen um das Vertrauen in die technische Umsetzung. OPAL-RT passt hier gut ins Bild, denn ein Hochgeschwindigkeits-Konverter-Solver, der Topologieeinschränkungen aufhebt, ermöglicht es Teams, Mehrzellen- und bidirektionale Architekturen genau so zu validieren, wie sie gezeichnet wurden – ohne großen Aufwand für die Neugestaltung des Modells. Disziplin bei der Modellierung zahlt sich aus, wenn der Solver die Schaltung berücksichtigt, anstatt von der Schaltung zu verlangen, sich dem Solver anzupassen.