通过基于模型的仿真 工具提高能源效率

核心要点

• 基于模型的仿真 将提高效率的工作前移到上游，在硬件存在之前就揭示出损耗机制。
  
• 利用 SIL、CHIL 和 PHIL 进行实时测试，可验证更严格的限制和稳定的控制，而不会给资产带来风险。
  
• FPGA 级时间分辨率可揭示典型工作台所忽略的子周期效应，从而保护来之不易的节约成果。
  
• 持续的自动测试套件可在固件更新和硬件旋转过程中保持效率收益不变。
  
• 开放、可扩展的堆栈可缩短交付时间，减少返工，并将效率目标转化为可重复的成果。

当工程师在剪断一根电线之前就对设计理念进行虚拟验证时，能效提高得最快。基于模型的仿真 揭示了在工作台上看不到的损耗机制，让团队能够尽早验证修复方案，从而在与硬件接触后仍能提高效率。我们的观点是实用的：在整个开发过程中整合实时仿真 和硬件在环（HIL）测试，在不影响可靠性的前提下实现宏伟的效率目标。这种方法之所以如此奏效，原因之一是规模和速度：在美国国家可再生能源实验室（National Renew Energy Laboratory，简称 国家可再生能源实验室微电网研究进行了加速测试，将 60 分钟的现场时间浓缩为 2 分钟的仿真时间，提高了 30 倍，使设计评审中的数十个 "假设 "变得可行。

传统设计方法忽视了能量损失

复杂的电气系统会在传统方法很少能看到的地方释放能量。交叉耦合的控制、测量限制和针对稳态运行进行调整的测试台 可能会忽略浪费能量的短暂相互作用，例如与滤波器谐振一起跳动的开关纹波或在设备之间转移电流应力的死区时间偏移。后期意外接踵而至：调试期间发现的效率不足迫使团队扩大安全裕度、充分利用组件并接受更高的热量。时间紧迫，"只需等待原型 "的实际成本变得显而易见。

高保真建模显示了标准工作流程所忽略的细节。当 NREL为 PHIL 研究将两条电力馈线简化为实时模型时，简化模型与完整模型之间的电压误差最大保持在 0.5%，平均误差为 0.26%。这种程度的一致性正是对损耗权衡进行可靠量化所需要的，但传统的、文件驱动的设计周期或临时的工作台测试却很少能达到这种程度。子周期动态需要电磁瞬态分辨率和确定性时序，而笔记本电脑模拟和现场测量很少能做到这一点，这也是边缘情况下能量流失的原因。

基于模型的仿真 工具揭示了隐藏的低效问题

基于模型的工作流程将能源问题纳入第一天的设计决策。利用软件在环（SIL）仿真，您可以以与目标相同的方式编译控制器，然后针对反映寄生、量化和非线性的数字工厂进行演练。您可以在一夜之间扫描设定点、温度和元件公差，并对重要的损耗驱动因素进行排序。由于控制器更新在几分钟内就能完成，而不是在硬件重新刷新队列之后，而且风险测试可以在工作站上安全进行，因此团队的行动速度更快。

实时仿真 将这一循环扩展到了产生损耗的时间尺度。在现代现场可编程门阵列（FPGA）仿真器上，时序保真度以微秒甚至数百纳秒为单位，因此会出现电流尖峰、开关重叠和控制抖动等损耗效率的现象。问题的关键并不在于完美的数字孪生；而在于损耗和控制行为的可执行规范，它能在低效到达铜和硅之前将其捕获。

仿真 暴露出的常见低效问题

实时控制系统测试防止能源浪费

清洁的模型是必要的，而闭环控制器验证则能使节省的成本得以实现。控制器-硬件-在环（CHIL）和电源-硬件-在环（PHIL）将您的控制堆栈以及必要时的功率级与实时电网或机器模型连接起来，这样您就可以在不危及资产的情况下收紧限制。规模并不是障碍；最近的工作利用 CHIL 对 135 兆瓦的光伏电站模型进行了主动控制策略验证，这种详细程度可在条件发生变化时保持效率收益的真实性。

• 栅极死区时间校准：不对齐会增加开关损耗和器件应力；HIL 可让您根据快速器件级设备调整时序。
  
• 锁相环调谐：迟缓或噪音较大的 PLL 会导致额外的无功功率和发热；CHIL 揭示了穿越和损耗之间的最佳点。
  
• 保护阈值： 保守的限值过早跳闸会降低能耗；而 HIL 故障检测可让您自信地提高限值。
  
• 直流链路控制： 缓冲器控制不佳会引发不必要的节流；采用真实曲线的 HIL 证明逻辑更严密，不会产生振荡。
  
• 模块间共享电流： 不平衡会浪费铜和硅；多模块 HIL 测试会暴露偏移、增益和下垂问题。
  
• 热降额逻辑：突然降额削减输出；HIL 将温度估算器与损耗图联系起来，使降额保持平稳和最小。

团队将这种控制系统测试称为决定性的能效工具，因为在现场通电之前，每一次调整都要根据损耗影响进行判断。SIL仿真缩小了编码与建模性能之间的差距，CHIL 根据确定性工厂证明了编译固件，而 PHIL 则在需要验证能量交换时完成工作。

在整个发展过程中整合仿真 确保持久增效

效率的提高如果只停留在电子表格中，就会烟消云散。绘制一个连续的循环：从 SIL 开始进行算法选择，当计时和 I/O 重要时转向CHIL，然后使用PHIL 进行与能源相关的行为和标准工作。将这些阶段纳入您的持续集成流程，这样控制器、设备参数或保护设置的每次更改都会运行一个可重复的效率测试套件。将由此产生的仪表盘作为每次提交的验收标准的一部分，这样就能防止出现悄无声息地增加系统瓦数的问题。

实时仿真器 消除了跳过这门学科的常见借口。文献中的 FPGA仿真器 支持时间步长低至 200纳秒的器件级模型，这意味着你可以在现场测试之前很长时间就确认开关损耗预算、EMI 滤波器相互作用和数字量化效应。这种保真度使得节能效果可以跨越固件版本、硬件旋转和现场条件，因为从实验室到试运行，相同的测试逻辑都是按照设计进行的。

常见问题

仿真 工具如何提高能源效率？

基于模型的仿真 让您可以反复推敲控制逻辑和组件选择，同时立即看到对损耗预算的影响。您可以扫描设定点、热限制和容差堆栈，了解哪些参数能提高效率。SIL仿真 在早期特别有用，因为您可以运行与计划部署的代码相同的代码，只是针对可控的数字设备。一旦某个想法看起来很有前景，CHIL 或 PHIL 就会将这一洞察力转化为可重复的测试，从而使收益不受硬件限制。

控制系统测试如何减少能源损耗？

CHIL 或 PHIL 中的控制系统测试可验证快速回路、保护逻辑和估算器在压力下的表现。许多效率损失都是由于安全裕度的设置不合理造成的，例如保守的电流限制会触发节流。通过闭环测试，可以安全地将这些裕度调整得更紧，并确认故障处理仍然有效。其结果是在最佳运行点的时间更长，降额现象更少，不必要的缩减也更少。

软件在环（SIL）仿真 和硬件在环（HIL）之间有什么区别？

SIL仿真 根据数字模型运行您编译的控制代码，因此您可以在软件环境中降低算法、数字精度和时序的风险。HIL 将实际控制器和 PHIL 中的功率级（可选）连接到实时模型，以确定性时序驱动 I/O。使用 SIL 快速收敛控制策略并验证接口，然后在延迟、中断和 I/O 保真度重要时转入 HIL。这两个阶段相辅相成，共同防止效率收益在设计和调试之间流失。

FPGA仿真器 对高效工作重要吗？

是的，因为许多损耗机制都是以亚微秒为单位的。基于 FPGA 的实时仿真 可让您以足够短的时间步长来表示设备开关动态、缓冲器效应和量化噪声。这种保真度将控制器的调整转化为可靠的改进，而不是乐观的猜测。对于优化换流器、驱动器或并网逆变器的团队来说，FPGA仿真器 是实用的，而不是奇特的。

团队应跟踪哪些指标，以在网站测试前证明效率的提高？

跟踪与能源和热预算直接相关的少量指标。例如，按运行区域划分的转换器开关和传导损耗、设定点变化期间的无功功率流、接近热极限的时间以及保护市场活动造成的缩减。在 SIL 和 HIL 中自动执行这些措施，以便每次发布都能发布相同的图表。这样，决策者就能看到经过验证的节省，而不仅仅是通过或失败。

明确的衡量标准和分阶段验证可节省能源和时间。将 SIL、CHIL 和 PHIL 纳入日常工作的团队可以及早发现效率低下的问题，并通过调试维护其节约的成本。这种规范还能提高安全性和可靠性，因为有风险的测试会首先在模拟器上进行。在建模和自动化方面的小额投资，在每次固件更改后都能收回成本，使测量的千瓦数保持在您预期的水平。

OPAL-RT 在提高效率方面的作用

这些问题指向一个单一的实际举措：选择一个实时仿真 堆栈，使 SIL、CHIL和PHIL从最初的模型到最终的现场测试保持一致。该堆栈应支持针对子周期效应的电磁瞬态研究，并使控制器 I/O 时序可预测。此外，它还能从控制器原型扩展到兆瓦级电站，而无需重建模型或重写代码。OPAL-RT结合了实时数字仿真器、开放式工具链和经过行业检验的工作流程，可帮助您在设备通电前验证节能控制行为。

当建模和测试在几个月内保持联系，而不仅仅是里程碑时，团队就会受益匪浅。一个在第一天就能运行 SIL仿真 平台，可以在控制器和功率硬件环路中重复使用相同的模型，让您即时了解每次调整对损耗的影响。开放式接口减少了与现有工具的摩擦，可扩展的计算意味着当出现棘手的低效率问题时，您可以提高保真度。结果就是：缩短设计周期，降低风险，提高效率，并将其转化为运营效益。