LLC谐振转换器的实时仿真

核心要点

• 只有当求解器能够解析开关状态的变化，而不是将其平滑处理为固定网络时，LLC谐振仿真 实时仿真 在HIL中才成立。
• 多相谐振运行是一个耦合电学问题，因此，若要获得可信的电流平衡、保护响应和时间裕度，就必须在每个步骤中重新计算跨相项。
• 延迟预算应作为选择求解器的首要筛选规则，但时间收敛性仅在模型仍保留谐振边界波形和换向顺序时才重要。

仿真 LLC谐振转换器仿真 精确的实时仿真 ，需要一个能够解析每个开关状态和每个相位交互的求解器。

这一要求至关重要，因为高频功率级如今已集成在充电器、电源和车辆平台中，而这些设备必须在硬件调试之前经过验证。2024年，全球电动汽车销量超过1700万辆，这进一步加剧了交通和充电系统对可靠转换器测试工作流的需求。通用平均模型可用于早期尺寸估算。闭环HIL测试只有在求解器能够实时跟踪谐振电路、市场活动以及交叉耦合现象时，才能确保其有效性。

为什么LLC换流器 难以换流器 仿真

LLC换流器 仿真 因为其方程换流器 随着每次换相事件而变化，其增益会随频率变化，且软开关行为取决于工作点。粗略模型虽然仍能快速运行，但无法准确反映控制器实际观察到的行为。正是这种差距，使得谐振式换流器的 HIL 测试变得困难。

假设有一款电池充电器，它通过扫频来维持市电电压下陷时的输出。在几个周期内，储能电流、励磁电流和整流器的导通模式都会发生变化。如果仅基于单一的平均传递函数构建模型，这些变化会被平滑处理。你的控制器在仿真器中看似稳定，但当硬件遇到相同的极限工况时，却会出现抖动。

上电过程也存在同样的问题。在转换器稳定进入零电压开关模式之前，可能会经历硬开关阶段，而这些阶段会对器件和感测路径造成应力。如果求解器忽略了模式边界，对栅极时序的微调看似无害，但实际测试结果将证明并非如此。

精确的模型必须能够解析每种开关配置

精确的LLC模型必须能处理每种开关配置，因为当开关、二极管和整流器进行换相时，谐振谐振腔所看到的电路会发生变化。每个状态都有其对应的微分方程。状态序列还取决于负载电流。如果求解器假设网络是固定的，就会忽略这种因果关系。

以一个全桥LLC级为例，该级通过同步整流器向稳压总线供电。在一个周期内，储能电路接收输入电源的能量并将其传输给负载。片刻之后，次级电流进入自由轮模式，由励磁支路承担过渡过程。这些是相互独立的电气问题，因此必须作为独立的状态来解决。

这种状态解析在临近谐振和轻载时最为关键。死区时间或器件电容的微小变化都可能改变市场活动顺序，从而影响零电压开关裕度。依赖电流过零点的控制环路只有在这些过渡发生在恰当时刻时，才能实现良好的调谐。你并非为了追求细节而追求细节，而是为了防止测试结果出现虚假稳定性。

谐振谐振腔动力学决定了最小有效时间步长

谐振电路决定了最小有效时间步长，因为其电流和电压的波动速度远快于外层控制环路。即使对输出调节而言看似可接受的时间步长，仍会导致谐振电路的轨迹变得模糊。一旦出现这种情况，相位误差就会渗入每次换相估计中。在平均电压看起来出现异常之前，时序精度就已经下降了。

设想一下，当负载较轻时，电源工作在谐振频率之上，随着负载增加，工作频率逐渐向谐振频率靠拢。随着开关频率的变化，电容器电流峰值变得更加尖锐，而励磁支路也会引入其自身的斜率。如果时间步长跳过了这些峰值，模型就会低估器件应力，并导致零交叉点定位错误。这种误差会直接影响您的HIL控制器响应。

合理选择时间步长还取决于需要验证的内容。平均输出电压对时间步长的容忍度比同步整流器关断时序更高。热分析、故障注入和保护功能检查各自关注不同的波形细节。应根据最快的重要事件来确定时间步长，然后确认执行预算仍能满足要求。

多相LLC级结构产生耦合谐振态

多相LLC工作模式会产生耦合谐振状态，因为即使在原理图中每个谐振腔看起来都是独立的，各相仍共享电力系统的一部分。共享的母线、磁路和负载路径将各相联系在一起。一个相中发生的事件会改变下一个相所面临的初始条件。如果采用独立的单相模型，将无法反映这种相互作用。

三相充电器模块使这一点一目了然。当A相为共享输出节点充电时，B相进入自由轮毂间隔，而C相则切换至导通状态。在这些过渡过程中，共享节点的电压会发生变化，因此这三个储能器中的任何一个都不是在固定边界条件下进行调节。这种耦合会改变电流平衡和器件应力。

交错排列有助于调节涟漪和滤波器尺寸，但在简化模型时也会产生更多的误差路径。在仿真 看似平衡的相位，一旦存在共耦寄生参数和时序偏移仿真 漂移。实验室团队经常发现，在固件更新后，某个相位的发热量会增加。有时，模型去除了导致不平衡的相互作用。

在每个步骤中都必须重新计算跨相耦合

由于耦合项取决于每个相的具体导通状态，因此必须在每个步骤中重新计算跨相耦合。固定耦合矩阵仅在网络拓扑保持不变时才有效。谐振换流器 如此。其共用路径在每个开关周期中都会打开和关闭。

考虑一个具有公共二次母线且在轻载条件下会发生相切除的三相LLC级。当其中一相切除时，剩余相将继承新的边界条件和环流路径。OPAL-RT内部的高速变流器求解器通过在每个步骤中重新求解有功网络来处理这种情况，而不是冻结耦合结构。

在HIL故障测试中，您可以看到这种方法带来的成效。单相栅极信号的短暂下陷会通过共享总线干扰其他相，且这种干扰的持续时间可能比原始故障更长。在去耦模型中看似正常的保护代码，一旦存在这种交叉耦合，就可能产生过度反应。重新计算耦合项，就能将这条隐藏路径转化为可测量的信号。

“重新计算耦合项，就能将这条隐藏的路径转化为可测量的信号。”

固定拓扑求解器未能捕捉到关键的HIL测试行为

固定拓扑求解器会遗漏关键的HIL测试行为，因为它们保留了转换器实际并不具备的电路结构。这种简化掩盖了换相顺序、自由轮间隔以及负载下的边界偏移。因此，HIL测试所验证的控制器是针对比台架上更温和的被控对象进行的。这种不匹配往往在后期才显现出来，届时调试成本已大幅增加。

已发布的LLC转换器评测报告显示，其峰值效率可达98%。如此微小的损耗预算意味着时序误差至关重要。如果求解器将短暂的硬开关间隔进行平滑处理，可能会低估发热量、高估零电压开关裕度，并掩盖器件对未能通过认证的真正原因。

测试台上的症状通常出现在工作模式转换点。一台通过稳态负载测试的转换器，在进入突发模式、同步整流器关断或快速卸载时可能会出现波动。问题并不单纯在于仿真器的运行速度，而在于将运算速度浪费在了错误的数学问题上。

控制验证需要接近共振边界的波形

控制验证需要接近共振边界的波形，因为在这些区域，频率控制、死区时间和整流器时序之间的相互作用最为强烈。稳态额定点很少能暴露薄弱环节，而边界波形却能做到这一点。它们能显示出稳定代码开始受到误导性反馈影响的瞬间。

在负载突然释放时，常会出现一种典型情况：控制器将频率推高，但励磁电流仍持续存在，导致次级器件在导通路径之间经历不平滑的切换。如果您的模型对这种切换进行了平滑处理，那么电流限制、突发逻辑以及同步整流器的时序都会显得比实际情况更“干净”。而硬件则会以额外的振铃、误跳闸或软开关失效来“回应”。

边界测试还能为您提供更可靠的校准依据。当仿真 相同的事件顺序时，电流探头、时序捕获数据和固件日志之间的对应关系会更加清晰。这使得差异变得有参考价值，而非令人困惑。您可以将不合理的阈值或死区时间设置追溯到可见的波形原因，而不是在循环调优过程中凭空猜测。

求解器的选择应从延迟预算出发

求解器的选择应从延迟预算入手，因为一个虽然精确但未能满足执行时限的模型毫无用处，而一个虽然快速却忽略了共振状态变化的模型则会产生误导。您既需要时序收敛，也需要电路精确度。这种平衡决定了每次HIL测试的价值，因此它应成为您的首要筛选标准。

一份实用的筛选标准应简明扼要且具体。

• 将时间步长与需要验证的最快开关事件相匹配。
• 确认求解器会在传导路径发生变化时重新配置方程。
• 请检查共享节点和磁场是否已在所有活动相中求解完毕。
• 根据仿真 ，测量总I/O和控制器延迟。
• 在将模型推广到整个测试集之前，先测试一个边界情况。

开发团队通常会对那种在搭建阶段看似方便、但在调试阶段却模糊不清的模型感到后悔。 

“更好的选择是保留事件序列，以便你稍后将其与作用域波形和固件日志进行对比。”

正因如此，当变流器本身是测试中的难点时，OPAL-RT专注于直接求解三相 LLC 耦合问题。精心选择求解器可以节省实验室时间。