Echtzeitsimulation von Mehrstufenwandlern und kaskadierten Topologien

Wichtigste Erkenntnisse

• Die Echtzeit-Simulation von mehrstufigen Wandlern basiert darauf, das Modell entsprechend den zeitlichen Grenzen zu unterteilen, anstatt jedes Teilsystem mit demselben Solver und derselben Schrittweite zu behandeln.
• Kaskadierte H-Brücken-Topologien werden komplex, wenn sich Schaltdichte, Kopplungen und Regelungswechselwirkungen über Zellen, Transformatoren, Gleichrichter, Motoren sowie Sensor-und Datenfusion hinweg häufen.
• Nützliche hardware Workflows konzentrieren sich auf eine wiederholbare Fehlerabdeckung, das Timing der Steuerung und die Skalierbar Wiederverwendung Skalierbar in vielen Betriebsszenarien.

Echtzeit-EMT für mehrstufige Umrichter funktioniert nur, wenn man aufhört, das gesamte Modell als ein einheitliches Problem zu betrachten, und stattdessen jeden Teil der Berechnungsmethode zuordnet, die er tatsächlich benötigt. Der Einsatz von mehrstufigen Umrichtern nimmt mit der Elektrifizierung und der umrichterbasierten Stromerzeugung zu, und die weltweit jährlich neu installierte Leistung aus erneuerbaren Energien erreichte im Jahr 2024, was die Leistungselektronik immer weiter in größere und komplexere Netz- und Industriesysteme drängt.

Es geht nicht darum, ein Schaltbild nachzubilden. Vielmehr geht es darum, das Zeitbudget einzuhalten und dabei die Schaltdetails, die Regelungsreaktion, die Schutzlogik und die Testabdeckung zu bewahren. Die Harvest-Beispiel zeigt, warum das in der Praxis wichtig ist: Sobald kaskadierte Zellen, phasenverschobene Transformatoren, Gleichrichter, Motoren und Sensormodelle auf demselben Teststand sitzen, entscheiden architektonische Entscheidungen darüber, ob das Modell in Echtzeit läuft oder jede Deadline verpasst.

„Die Echtzeitsimulation von Mehrstufenwandlern beginnt mit einem Partitionierungsproblem, nicht mit der software .“

Mehrstufige Wandlerstrukturen stellen die Echtzeit-EMT-Simulation vor besondere rechnerische Herausforderungen

Mehrstufige Wandlermodelle lassen sich nur schwer in Echtzeit ausführen, da es nicht nur auf die Anzahl der Schalter ankommt. Der zeitliche Druck ergibt sich aus dem Zusammenspiel zahlreicher Halbleiterereignisse, eng gekoppelter elektrischer Knotenpunkte und Steuerungsinteraktionen, die alle innerhalb eines festen Zeitschritts abgewickelt werden müssen.

Mit einem zweistufigen Wechselrichter lassen sich häufig Schaltvorgänge vereinfachen oder dynamische Schwankungen in ein gemitteltes Verhalten umwandeln. Eine kaskadierte oder modulare mehrstufige Struktur bietet diese Freiheit nicht, sobald eine Reglervalidierung, Fehlerlogik oder Wellenformgenauigkeit erforderlich ist. Jede hinzugefügte Zelle führt zu mehr Zuständen, mehr Schaltvorgängen und mehr Punkten, an denen numerische Kopplungen den Solver verlangsamen oder das Ergebnis verfälschen können.

Das ist besonders wichtig, wenn der Simulator über schnelle I/O mit einem realen Regler kommunizieren muss. Einen Schritt zu übersehen, ist kein kleiner Modellierungsfehler. Es führt zum Abbruch des Regelkreistests. Ingenieur:innen auf dieses Problem, wenn ein System, das in der Offline-Simulation stabil wirkte, plötzlich Deadlines verpasst, sobald Zellausgleich, Totzeit, Sensor-Feedback und Schutzlogik aktiviert werden. Die Echtzeitsimulation von Mehrpegelwandlern beginnt mit einem Partitionierungsproblem, nicht mit einem Problem software .

Kaskadierte H-Brücken-Wandler erhöhen die Schaltwechselwirkungen und die Komplexität des Modellzustands

Die Simulation einer kaskadierten H-Brücke gestaltet sich schwierig, da sich jede Zelle für sich genommen zwar einfach verhält, die gesamte Schaltung jedoch nicht. Phasenverschiebung, PWM-Koordination und gemeinsame Regelungsziele führen zu einem dichten Geflecht von Wechselwirkungen, die den Rechenaufwand vervielfachen.

Die Geschichte von Harvest vermittelt ein konkretes Bild. Ein typisches 3-Phasen-System mit 8 Ketten umfasst 24 dreiphasige Vollbrückenmodule, bis zu 96 Schalter, mehr als 100 Modellzustände und Dutzende elektrischer Verbindungen zwischen der Sekundärseite des Transformators und dem Gleichrichterteil. Das ist kein großes Modell, weil ein einzelner Block besonders komplex wäre. Es ist groß, weil jeder Block synchronisiert bleiben muss.

Die Auswirkungen zeigen sich zunächst in der Stabilität des Solvers und anschließend in der Zeitreserve. Eine einzige falsche Annahme bezüglich der Kopplung kann eine geringere Schrittweite im gesamten Modell erzwingen, selbst wenn nur ein Teil der Topologie diese Auflösung benötigt. Aus diesem Grund schlägt die Simulation einer kaskadierten H-Brücke in der Regel fehl, wenn Ingenieur:innen sie als ein einziges monolithisches EMT-Modell Ingenieur:innen . Die Komplexität ist struktureller Natur, daher muss auch die Lösung strukturell sein.

Schaltfrequenz, Modulanzahl und Phasenverschiebung bestimmen die zeitlichen Grenzen der Simulation

Echtzeit-Zeitgrenzen werden vor allem von drei Variablen bestimmt: der Schaltfrequenz, der Anzahl der Module pro Phase und der Art und Weise, wie die Phasenverschiebung die Schaltvorgänge zeitlich verteilt. Diese drei Faktoren entscheiden darüber, wie oft der Solver reagieren muss und wie viele elektrische Details er in jedem Moment berücksichtigen muss. Ein Entwurf, der auf dem Papier moderat erscheint, kann ein Echtzeit-Ziel dennoch überfordern. Das Problem ist die Ereignisdichte, nicht nur die nominelle Trägerfrequenz.

Der folgende Checkpoint zeigt, wie sich die wichtigsten zeitlichen Einflussfaktoren auf die Modellauswahl auswirken.

Aufteilung von Konverter-, Transformator- und Gleichrichtermodellen auf CPU- und FPGA-Ausführung

Eine gute Modellaufteilung trennt das, was schnell schalten muss, von dem, was elektrisch breit und gut gekoppelt bleiben muss. Umrichterzellen gehören dorthin, wo die Erhaltung des Ereigniszeitpunkts am kostengünstigsten ist, während Transformatoren, Gleichrichter und größere Netzwerke dort angesiedelt werden sollten, wo sich größere Matrizen und langsamere Dynamiken leichter lösen lassen. In einer praktischen Konfiguration wird der kaskadierte Wechselrichter häufig auf hardware platziert hardware der Front-End-Transformator und der Gleichrichter mit einem partitionierten EMT-Löser auf der CPU verbleiben. 

Plattformen wie OPAL-RT basieren auf dieser Aufteilung, da keine einzelne Kategorie jeden Teil eines mehrstufigen Wandlermodells gleichermaßen gut Kategorie . Die Aufteilung schont zudem Ihr Budget. Wenn man alles an hardware überträgt, hardware Ressourcen für Teilsysteme, die auf der CPU präzise laufen würden, während die Übertragung von schnell schaltenden Zellen an die CPU in der Regel die Timing-Marge zunichte macht. Bei der richtigen Aufteilung geht es nicht um prestigeträchtige hardware. Es geht darum, Kosten und Genauigkeit dort einzusetzen, wo sie tatsächlich von Bedeutung sind.

Die FPGA-Ausführung unterstützt Modelle für Leistungselektronik mit hoher Schaltfrequenz

Die Ausführung auf einem FPGA ist die praktische Lösung, wenn die Details des Wandlers bei sehr kleinen Zeitschritten explizit bleiben müssen. Dies gilt insbesondere für mehrstufige Inverter, bei denen Schaltverhalten, Interleaving und Totzeit Zeitmuster erzeugen, die eine Standard-CPU-Ausführung unter Echtzeitbedingungen nicht einhalten kann.

Ein anschauliches Beispiel ist ein kaskadiertes H-Brücken-Wechselrichtermodell, das für Tests detaillierten Gate-Signalen, Kondensatorspannungsausgleich und Schutzereignissen verwendet wird. FPGA-basierte Ausführung von Leistungselektronikmodellen mit Zeitschritten bis hinunter in den Nanosekundenbereich und Unterstützung von Schaltfrequenzen über 200 kHz. Das bedeutet nicht, dass jedes mehrstufige Modell eine Auflösung im Nanosekundenbereich benötigt. Es bedeutet vielmehr, dass die hardware diese Auflösung beibehalten hardware , wenn das Testziel dies erfordert.

Der Druck seitens der Industrie macht diese Fähigkeit umso wichtiger. Auf die Industrie entfielen im Jahr 2024 fast 40 % des gesamten Endenergiebedarfs im Jahr 2024, was erklärt, warum größere Motorantriebe, umrichtergespeiste Systeme und elektrifizierte Prozessanlagen immer mehr Beachtung finden. Wenn explizites Schalten und deterministische Latenzzeiten erforderlich sind, übernimmt die FPGA-Ausführung den Teil des Modells, der die Echtzeitgrenze vorgibt.

CPU-Löser simulieren langsamere elektrische Teilsysteme und Interaktionen in großen Netzwerken

CPU-Löser spielen nach wie vor eine wichtige Rolle, da ein Großteil eines Umrichtersystems keine ultraschnellen Schaltvorgänge erfordert. Langsamere elektrische Teilsysteme, breitere Netzwerke und stark gekoppelte passive Elemente lassen sich oft effizienter auf der CPU ausführen, insbesondere wenn der Löser das Modell partitionieren kann, ohne künstliche Verzögerungen zu verursachen.

Da die Teilsysteme keine Hochfrequenzschaltung erfordern, reichten einige zehn Mikrosekunden aus; dennoch musste der Solver mehr als zwanzig Wandler von einem Mehrwickeltransformator entkoppeln, um die Echtzeitgrenzen einzuhalten. Das ist eine klassische Aufgabe für die CPU. Das Modell ist zwar elektrisch umfangreich, aber nicht jeder Teil ist ereignisreich.

Sie erzielen bessere Ergebnisse, wenn Sie die CPU das tun lassen, was sie am besten kann. Dazu gehören häufig große passive Netzwerke, Netzschnittstellen, Maschinenmodelle und langsamere Wandlerstufen. Ein guter CPU-EMT-Löser bietet zudem eine Multi-Rate-Ausführung, was bedeutet, dass Sie keine Nanosekundenkosten zahlen müssen, um Millisekundenverhalten zu simulieren. Diese Aufteilung gewährleistet die Genauigkeit dort, wo sie benötigt wird, und sorgt für hardware sinnvollen hardware .

Hardware Tests mehrstufige Regelungsstrategien für Wandler

Tests sind wichtig, da es nicht nur um die Wiedergabe von Wellenformen geht. Man benötigt den Nachweis, dass sich der eigentliche Regler korrekt verhält, wenn er mit realistischen Schaltzuständen, Maschinenrückmeldungen und abnormalen Betriebsbedingungen konfrontiert wird.

Verifizierung der Regelung für frequenzgeregelte und vektorgeregelte Asynchron- und Permanentmagnet-Synchronmotoren sowie Fehlerzustandsprüfungen für Erdungsschutz, Phasenverschiebungserkennung und Bus-Über- oder Unterspannungsereignisse. Dies sind genau die Arten von Tests, die Timing-Fehler, Schutzfehler und Abfolgeprobleme aufdecken, die bei einer Offline-Simulation übersehen werden.

Fünf Testszenarien sollten in der Regel zuerst berücksichtigt werden:

• Fehlzündung einer einzelnen Zelle und Fehlanpassung des Gate-Timings
• Reaktion des Gleichstrom-Zwischenkreis- oder Bus-Überspannungsschutzes
• Motor Kategorie auf demselben Prüfstand
• Erkennung von Erdungs- oder Ausgangsfehlern unter Last
• Wiederherstellung des Reglers nach Änderungen des Betriebsmodus oder der Referenz

Jede dieser Situationen zwingt den Regler dazu, auf eine Situation zu reagieren, die bei einem physischen Hochleistungs-Prototypen problematisch, kostspielig oder unsicher wäre. Deshalb Tests keine zusätzliche Validierungsstufe. Sie sind der Punkt, an dem die Simulation von Mehrstufenwandlern von einer reinen Modellierungsübung zu einem echten Entwicklungswerkzeug wird.

Simulationsabläufe, die kaskadierte Tests zahlreiche Betriebsszenarien ausweiten

„Teams, die sich an diese Vorgehensweise halten, erzielen schneller verlässliche Ergebnisse, verbringen weniger Zeit damit, an die Grenzen der Solver zu stoßen, und können besser einschätzen, was noch physikalisch Tests werden muss.“

Skalierbar Tests auf einer disziplinierten Durchführung und nicht darauf, ein möglichst umfangreiches Modell zu erstellen. Sie benötigen einen Arbeitsablauf, der Probleme vor Ort schnell reproduziert, Maschinen sowie Sensor-und Datenfusion austauschen kann, Sensor-und Datenfusion der Prüfstand neu aufgebaut werden muss, und der dafür sorgt, dass der zu testende Controller jedes Mal denselben Zeitvorgaben unterliegt.

Ein Ansatz, der Tests mit mehreren Motoren auf einem Prüfstand, die frühzeitige Erkennung von Fehlern, die Abdeckung von Fehlerzuständen und die Reproduktion von Problemen vor Ort im Labor nutzt, ohne wiederholte Reisen oder den Aufbau von Prototypen mit voller Leistung, bietet erhebliche Vorteile. Diese Vorteile ergeben sich aus der Wahl der richtigen Abstraktionsebene für jedes Teilsystem und der Gewährleistung der Wiederholbarkeit des Testablaufs.

Genau hier fügt sich OPAL-RT in der Praxis ganz natürlich ein. Der entscheidende Punkt ist nicht die Marke an sich. Der entscheidende Punkt ist das Ausführungsmodell: Trenne die schnelle Konverterphysik vom langsameren Netzwerkverhalten, halte I/O und entwickle Testumgebungen, die dein Team erweitern kann, ohne die gesamte Architektur neu erstellen zu müssen.