Simulation en temps réel de convertisseurs à plusieurs niveaux et de topologies en cascade

Principaux enseignements

• La simulation en temps réel d'un convertisseur à plusieurs niveaux repose sur le découpage du modèle en fonction des limites de temps, et non sur l'utilisation d'un même solveur et d'un même pas de calcul pour chaque sous-système.
• Les topologies en pont en H en cascade posent des difficultés lorsque la densité de commutation, le couplage et les interactions de contrôle s'accumulent au niveau des cellules, des transformateurs, des redresseurs, des moteurs et des capteurs.
• Simulation HIL efficaces mettent l'accent sur la couverture reproductible des défauts, la synchronisation des contrôleurs et la réutilisation évolutive des bancs d'essai dans de nombreux scénarios d'exploitation.

L'EMT en temps réel pour les convertisseurs à plusieurs niveaux ne fonctionne que lorsque l'on cesse de considérer l'ensemble du modèle comme un problème homogène et que l'on commence à attribuer à chaque partie la méthode de calcul dont elle a réellement besoin. L'utilisation des convertisseurs à plusieurs niveaux est en hausse avec l'électrification et la production d'électricité à partir de convertisseurs, et les ajouts annuels mondiaux de capacité renouvelable ont atteint 666 GW en 2024, ce qui continue de pousser l'électronique de puissance vers des réseaux et des systèmes industriels plus vastes et plus complexes.

Vous ne cherchez pas à reproduire un schéma. Vous cherchez à respecter un budget temporel tout en conservant les détails de commutation, la réponse des commandes, la logique de protection et la couverture de test. L’ histoire de Harvest montre pourquoi cela est important dans la pratique : une fois que les cellules en cascade, les transformateurs à déphasage, les redresseurs, les moteurs et les modèles de capteurs se retrouvent sur le même banc d’essai, ce sont les choix architecturaux qui déterminent si le modèle fonctionne en temps réel ou s’il ne respecte aucun délai.

« La simulation en temps réel des convertisseurs à plusieurs niveaux commence par un problème de partitionnement, et non par un problème de choix de logiciel. »

Les structures de convertisseurs à plusieurs niveaux posent des défis de calcul particuliers pour la simulation EMT en temps réel

Les modèles de convertisseurs à plusieurs niveaux deviennent difficiles à exécuter en temps réel, car le problème ne réside pas uniquement dans le nombre de commutateurs. La contrainte temporelle résulte de la combinaison de nombreux événements liés aux semi-conducteurs, de nœuds électriques étroitement couplés et d'interactions de contrôle qui doivent toutes être résolues au cours d'un pas de temps fixe.

Un onduleur à deux niveaux permet souvent de simplifier les détails de commutation ou d'intégrer certains aspects dynamiques dans un comportement moyen. Une structure multiniveaux en cascade ou modulaire n'offre pas cette liberté dès lors qu'il s'agit de valider le contrôleur, la logique de gestion des défauts ou la fidélité des formes d'onde. Chaque cellule ajoutée introduit davantage d'états, davantage d'événements de commutation et davantage de points où le couplage numérique peut ralentir le solveur ou fausser le résultat.

C'est particulièrement important lorsque le simulateur doit communiquer avec un contrôleur réel via des E/S rapides. Oublier une seule étape n'est pas une simple erreur de modélisation. Cela compromet le test en boucle fermée. Les ingénieurs sont confrontés à ce problème lorsqu'un banc d'essai qui semblait stable en simulation hors ligne commence à manquer les délais dès que l'équilibrage des cellules, le temps mort, le retour d'information des capteurs et la logique de protection sont activés. La simulation en temps réel des convertisseurs à plusieurs niveaux commence par un problème de partitionnement, et non par un problème de choix de logiciel.

Les convertisseurs en pont en H en cascade augmentent les interactions de commutation et la complexité de l'état du modèle

La simulation d'un pont en H en cascade s'avère complexe, car si chaque cellule se comporte de manière simple prise isolément, ce n'est pas le cas de la phase dans son ensemble. Le déphasage, la coordination PWM et les objectifs de contrôle communs créent un ensemble dense d'interactions qui multiplient la charge de calcul.

L'histoire de Harvest en donne une image concrète. Un système triphasé à 8 chaînes typique comprend 24 modules triphasés à pont complet, jusqu’à 96 commutateurs, plus de 100 états de modèle et des dizaines de connexions électriques entre le secondaire du transformateur et la section redresseur. Ce n’est pas un modèle volumineux parce que l’un des blocs serait complexe. Il est volumineux parce que chaque bloc doit rester synchronisé.

Vous constaterez d'abord l'impact sur la stabilité du solveur, puis sur la marge de temps. Une seule hypothèse erronée concernant le couplage peut imposer une taille de pas plus petite à l'ensemble du modèle, même si seule une partie de la topologie nécessite une telle résolution. C'est pourquoi la simulation d'un pont en H en cascade échoue généralement lorsque les ingénieurs le modélisent sous la forme d'un modèle EMT monolithique unique. La complexité est structurelle, la solution doit donc l'être également.

La fréquence de commutation, le nombre de modules et le déphasage déterminent les limites de synchronisation de la simulation

Les contraintes de temps en temps réel dépendent avant tout de trois variables : la fréquence de commutation, le nombre de modules par phase et la manière dont le déphasage répartit les événements de commutation dans le temps. Ces trois facteurs déterminent la fréquence à laquelle le solveur doit réagir et le niveau de détail électrique qu’il doit conserver à chaque instant. Une conception qui semble modérée sur le papier peut néanmoins dépasser les capacités d’un système en temps réel. Le problème réside dans la densité des événements, et non seulement dans la fréquence porteuse nominale.

Le tableau ci-dessous montre comment les principaux facteurs temporels influencent le choix des modèles.

Répartition des modèles de convertisseurs, de transformateurs et de redresseurs entre l'exécution sur CPU et sur FPGA

Une bonne répartition des modèles permet de distinguer ce qui doit réagir rapidement de ce qui doit rester électriquement étendu et bien couplé. Les cellules de conversion doivent être placées là où le coût de gestion de la synchronisation des événements est le plus faible, tandis que les transformateurs, les redresseurs et les réseaux plus étendus doivent être placés là où les matrices plus grandes et les dynamiques plus lentes sont plus faciles à résoudre. Dans une configuration pratique, on place souvent l'onduleur en cascade sur le matériel FPGA et on conserve le transformateur et le redresseur du front-end sur le CPU avec un solveur EMT partitionné. 

Les plateformes telles qu'OPAL-RT s'articulent autour de cette répartition, car aucun type de processeur ne gère aussi bien toutes les composantes d'un modèle de convertisseur à plusieurs niveaux. Ce partitionnement permet également de préserver votre budget. Confier l'ensemble du traitement au matériel FPGA entraîne un gaspillage de ressources pour des sous-systèmes qui fonctionneraient parfaitement sur le processeur central, tandis que confier les cellules à commutation rapide au processeur central réduit généralement la marge de synchronisation. Une répartition judicieuse ne repose pas sur le prestige du matériel. Il s'agit d'allouer les coûts et la précision là où ils comptent réellement.

L'exécution sur FPGA prend en charge les modèles d'électronique de puissance à haute fréquence de commutation

L'exécution sur FPGA constitue la solution pratique lorsque les détails du convertisseur doivent rester explicites à des pas de temps très courts. Cela vaut tout particulièrement pour les onduleurs à plusieurs niveaux, où le comportement de commutation, l'entrelacement et le temps mort génèrent des profils de synchronisation que l'exécution sur un processeur standard ne peut pas respecter dans des conditions de temps réel.

Un exemple frappant est celui d'un modèle d'onduleur à pont en H en cascade utilisé pour tester des contrôleurs, avec des signaux de grille détaillés, l'équilibrage de la tension des condensateurs et des événements de protection. L'exécution sur FPGA de modèles d'électronique de puissance permet d'atteindre des pas de temps de l'ordre de la nanoseconde et prend en charge des fréquences de commutation supérieures à 200 kHz. Cela ne signifie pas pour autant que tous les modèles multiniveaux nécessitent une résolution de l'ordre de la nanoseconde. Cela signifie simplement que le matériel est capable de la maintenir lorsque l'objectif du test l'exige.

La pression exercée par le secteur industriel renforce l'importance de cette capacité. Le secteur industriel représentait près de 40 % de Énergie finale totale Énergie en 2024, ce qui explique en partie pourquoi les entraînements à moteur de grande puissance, les systèmes alimentés par convertisseur et les équipements de process électrifiés suscitent un intérêt croissant. Lorsque vous avez besoin d’une commutation explicite et d’une latence déterministe, l’exécution sur FPGA prendra en charge la partie du modèle qui fixe la limite en temps réel.

Les solveurs CPU simulent les sous-systèmes électriques plus lents et les interactions au sein de réseaux étendus

Les solveurs CPU restent pertinents, car une grande partie d'un système de conversion ne nécessite pas de détails de commutation ultra-rapides. Les sous-systèmes électriques plus lents, les réseaux plus étendus et les éléments passifs fortement couplés fonctionnent souvent plus efficacement sur le CPU, en particulier lorsque le solveur peut partitionner le modèle sans ajouter de retard artificiel.

Les sous-systèmes ne nécessitant pas de commutation à haute fréquence, quelques dizaines de microsecondes suffisaient ; pourtant, le solveur devait tout de même découpler plus de vingt convertisseurs d'un transformateur à enroulements multiples pour rester dans les limites du temps réel. C'est là une tâche classique pour un processeur. Le modèle est de grande envergure sur le plan électrique, mais toutes ses parties ne sont pas riches en événements.

Vous obtiendrez de meilleurs résultats en laissant le processeur se charger de ce qu'il sait faire le mieux. Les grands réseaux passifs, les interfaces de réseau, les modèles de machines et les étages de conversion plus lents relèvent souvent de ce domaine. Un bon solveur EMT sur processeur offre également une exécution multi-fréquence, ce qui signifie que vous ne payez pas un coût de l'ordre de la nanoseconde pour simuler un comportement de l'ordre de la milliseconde. Cette répartition préserve la fidélité là où vous en avez besoin tout en garantissant une utilisation raisonnable du matériel.

Simulation HIL permettent de valider les stratégies de commande des convertisseurs à plusieurs niveaux

Simulation HIL sont essentiels, car l'objectif ne se limite pas à la reproduction des formes d'onde. Il faut s'assurer que le contrôleur réel se comporte correctement lorsqu'il est confronté à des états de commutation réalistes, à des signaux de retour de la machine et à des conditions de fonctionnement anormales.

Vérification des commandes pour la régulation à fréquence variable et la commande vectorielle sur des moteurs asynchrones et synchrones à aimants permanents, ainsi que des tests de conditions de défaut pour la protection contre la mise à la terre, la détection de déphasage et les événements de surtension ou de sous-tension sur le bus. Ce sont là les types de tests qui permettent de mettre en évidence les erreurs de synchronisation, les défauts de protection et les problèmes de séquencement que la simulation hors ligne ne permet pas de détecter.

Cinq scénarios de test méritent généralement d'être examinés en priorité :

• erreur de synchronisation d'une cellule et décalage de synchronisation des portes
• Réponse de la protection contre les surtensions sur le circuit intermédiaire ou le bus
• Remplacement de types de moteurs sur le même banc de commande
• détection des défauts de mise à la terre ou de sortie en charge
• Récupération du contrôleur après un changement de mode ou de référence

Chacune de ces situations oblige le contrôleur à réagir à une condition délicate, coûteuse ou dangereuse sur un prototype physique à haute puissance. C'est pourquoi Simulation HIL ne constituent pas une étape de validation supplémentaire. C'est à ce stade que la simulation des convertisseurs à plusieurs niveaux devient un outil d'ingénierie plutôt qu'un simple exercice de modélisation.

Flux de travail de simulation permettant d'étendre les tests de convertisseurs en cascade à de nombreux scénarios d'exploitation

« Les équipes qui respectent cette discipline obtiennent plus rapidement des résultats fiables, passent moins de temps à repousser les limites des solveurs et sont mieux à même de déterminer ce qui nécessite encore des essais physiques. »

La validation évolutive des convertisseurs en cascade repose sur une exécution rigoureuse, et non sur la création du modèle le plus volumineux possible. Il vous faut un processus permettant de reproduire rapidement les problèmes rencontrés sur site, de remplacer les machines et les capteurs sans avoir à reconfigurer le banc d'essai, et de veiller à ce que le contrôleur testé soit soumis à chaque fois aux mêmes règles de synchronisation.

Une approche qui repose sur des tests multi-moteurs sur un seul banc d'essai, la détection précoce des défauts, la couverture des conditions de défaillance et la reproduction en laboratoire des problèmes rencontrés sur site, sans nécessiter de déplacements répétés ni de mise en place de prototypes à pleine puissance, présente un intérêt considérable. Ces avantages découlent du choix d'un niveau d'abstraction adapté à chaque sous-système et du maintien d'un flux de travail de test reproductible.

C'est également là qu'OPAL-RT trouve naturellement sa place dans la pratique. Ce qui importe, ce n'est pas la marque en soi. Ce qui importe, c'est le modèle d'exécution : séparer la physique du convertisseur, qui est rapide, du comportement du réseau, qui est plus lent ; garantir le caractère déterministe des E/S ; et créer des bancs d'essai que votre équipe peut étendre sans avoir à refaire toute l'architecture.