Validierung von GaN- und SiC-Konverter-Designs in Echtzeit

Wichtigste Erkenntnisse

• Die Validierung von Wide-Bandgap-Wandlern beginnt mit der Zeitauflösung, da nicht aufgelöste Schaltvorgänge die Zuverlässigkeit der späteren Ergebnisse in den Bereichen Regelung, Thermik und Schutz beeinträchtigen.
• GaN- und SiC-Designs erfordern Validierungsabläufe, die die Topologie, die parasitären Effekte und das Timing über die Simulation, die Korrelation mit dem Prüfstand und HIL hinweg unverändert beibehalten.
• Die besten Teams legen zunächst den Zeitschritt fest und erweitern den Modellumfang erst dann, wenn sich das Verhalten, die Verlustkorrelation und der Schutzzeitpunkt als stabil erwiesen haben.

Die Echtzeit-Validierung eines GaN- oder SiC-Wandlers beginnt mit einer unverzichtbaren Regel: Ihr Simulator muss die Schaltvorgänge abbilden können, die die hardware geplante hardware charakterisieren.

Leistungsstufen mit großer Bandlücke kommen mittlerweile in Produkten zum Einsatz, die in großen Stückzahlen ausgeliefert werden, sodass versteckte Schaltfehler direkte Kosten in Form von Nacharbeit, Entwicklungszeit und verfehlten Designzielen verursachen. Der weltweite Absatz von Elektroautos überstieg im Jahr 2024 17 Millionen, und diese Plattformen basieren auf Wandlern, deren Zeitmargen im Nanosekundenbereich liegen. Ein Modell, das scharfe Ereignisse glättet, erscheint schon lange bevor die hardware sicher hardware als stabil. Sie benötigen einen Validierungsablauf, der die Schaltphysik vom ersten Modell bis zum HIL-Test sichtbar hält.

Die Konverter-Validierung beginnt mit den Umschalt-Ereignissen, die Sie auflösen können

Die Validierung des Wandlers beginnt, sobald Ihr Modell die Schaltvorgänge auflöst, durch die Strom, Spannung und Verluste festgelegt werden. Wenn der Zeitschritt diese Flanken überspringt, basieren alle nachfolgenden Ergebnisse auf ungenauen physikalischen Daten. Dies gilt sowohl für GaN- als auch für SiC-Wandler. Sie müssen den Vorgang sehen, bevor Sie der Reaktion vertrauen können.

Betrachten wir eine 650-V-Halbbrücke mit einer Anstiegszeit von 15 ns und einer Totzeit von 8 ns. Ein Simulationsschritt von 250 ns liefert zwar immer noch saubere Wellenformen, lässt jedoch die Überlappung außer Acht, die die Schaltverluste bestimmt, sowie das Nachschwingen, das die Belastung der Bauelemente bestimmt. Die Laborteams fragen sich dann, warum der Regler in der Simulation einwandfrei aussah, aber bereits beim ersten hardware auslöst. Das Problem beginnt in der Regel dort, wo das Modell den Vorteil nicht mehr abbilden konnte.

Sie überprüfen nicht nur den Strom und die Spannung, die über dem Durchschnitt liegen. Sie überprüfen die genaue Reihenfolge von Einschalten, Ausschalten, Diodenrücklauf und Energieaustausch im Regelkreis. Genau hier entsteht falsches Vertrauen, wenn der Solver zu langsam ist. 

„Die Validierung bei großer Bandlücke funktioniert am besten, wenn man die Schaltauflösung als erstes Akzeptanzkriterium betrachtet.“

Für die Simulation von GaN-Wandlern sind häufig Zeitschritte von weniger als 100 ns erforderlich

Bei der Simulation von GaN-Wandlern sind häufig Zeitschritte unter 100 ns erforderlich, da das entscheidende Verhalten in sehr kurzen Flanken, Totzeiten und Controller-Ereignissen auftritt. Eine brauchbare Schrittweite ergibt sich aus dem schnellsten elektrischen Übergang, den Sie berücksichtigen müssen. Auch bei groben Schritten lässt sich der Leistungsfluss korrekt darstellen. Sie zeigen jedoch nicht den Timing-Fehler an, der das Design zum Scheitern bringt.

Eine Totempfahl-Blendfaktor-Korrekturstufe verdeutlicht dies anschaulich. Wenn der Hochfrequenzzweig innerhalb von einigen zehn Nanosekunden kommutiert, kann ein 50-ns-Schritt Windungsübergänge und Wechselwirkungen während der Totzeit erfassen, während ein 200-ns-Schritt diese zu einem gemittelten Ereignis verschmiert. Die Fehlanpassung der Gate-Verzögerung verschwindet dann aus der Simulation, obwohl sie in hardware weiterhin besteht. Man muss also ein Modell optimieren, das den Fehlerpfad verbirgt.

Veröffentlichten Materialdaten zufolge liegt das kritische elektrische Feld von GaN bei etwa 3,3 MV/cm, verglichen mit etwa 0,3 MV/cm bei Silizium. Dies erklärt, warum an GaN-Kanten so schnell Fehler mit groben Stufen auftreten. Sie sollten von der gemessenen oder erwarteten Schaltgeschwindigkeit ausgehen. Legen Sie dann den Zeitschritt so klein fest, dass Totzeit, Überlappungsstrom und dv/dt-bezogene Effekte sichtbar bleiben.

Bei Tests an SiC-Umrichtern müssen parasitäre Effekte in der Kommutierungsschleife aufgedeckt werden

Bei Tests von SiC-Wandlern müssen die parasitären Effekte der Kommutierungsschleife offengelegt werden, da Überschwingen, Schwingungen und Fehlzuschaltungen ebenso sehr vom Layout wie von den Bauteilparametern bestimmt werden. Ein übersichtlicher Schaltplan reicht nicht aus. Die Schleifeninduktivität, die Bauteilkapazität und die Gate-Rückpfade prägen das Geschehen. Diese Details entscheiden darüber, ob Ihr SiC-Wandler den von Ihnen gerade angeordneten Übergang übersteht.

Ein Phasenzweig eines Traktionswechselrichters verdeutlicht dies schnell. Dasselbe SiC-MOSFET-Paar kann bei einem idealen Gleichstromzwischenkreis ruhig wirken, dann aber stark überschwingen, wenn man die tatsächlichen Induktivitäten der Sammelschienen- und Gate-Schleife aus der mechanischen Konstruktion hinzunimmt. Laboranschlüsse können dazu führen, dass der erste Prototyp schlechter aussieht als das Serienlayout. Sie benötigen die Simulation, um beide Fälle aufzudecken, bevor dies auf dem Prüfstand geschieht.

Parasitäre Effekte wirken sich auch auf die Reglerseite aus. Der Zeitablauf der Strommessung und die Fehlerschwellenwerte werden häufig anhand von Wellenformen abgestimmt, die bereits Nachschwingungen enthalten. Wenn das Modell diese Nachschwingungen entfernt, werden Ihre Schwellenwerte für einen Umrichter festgelegt, der gar nicht existiert. Die Validierung ist aussagekräftiger, wenn parasitäre Effekte bei der Kommutierung als Teil des Designs berücksichtigt werden.

Bei SiC-MOSFET Tests die Schaltleistungskurven überprüft werden

Tests M Tests die Schaltleistungskurven in Abhängigkeit von Strom, Spannung, Temperatur und Gate-Widerstand überprüft werden, da diese Kurven Ihr Verlustmodell an das physikalische Verhalten koppeln. Ein einzelner Nennpunkt reicht nicht aus. Ihr Wandler arbeitet über einen bestimmten Bereich hinweg. Bei der Validierung muss der Bereich überprüft werden, für den Sie den Einsatz des Wandlers vorsehen.

Ein Doppelimpulstest ist nach wie vor eine der aussagekräftigsten Methoden hierfür. Man kann die Werte für Strom, Busspannung und Gate-Widerstand durchspielen und anschließend die gemessene Ein- und Ausschalt-Energie mit dem Modell vergleichen, das bei der vollständigen Wandlersimulation verwendet wurde. Eine Abweichung bei hohem Strom deutet oft auf fehlende parasitäre Effekte oder falsche Annahmen hinsichtlich der Kapazität hin. Das ist von Bedeutung, da zu optimistische Energiewerte die Sperrschichttemperatur und die Sicherheitsmarge unterschätzen.

Die entscheidende Frage ist nicht nur, ob die Wellenform richtig aussieht. Man muss sich auch fragen, ob sich die Schaltleistungstrends bei ändernden Betriebsbedingungen korrekt verhalten. Ein Modell, das zwar die Form nachbildet, aber die Steigung außer Acht lässt, liefert dennoch irreführende Ergebnisse hinsichtlich Wirkungsgrad, Kühlung und Schutz. Tests SiC-MOSFET-Wandlers muss eine Korrelation zwischen den Messungen auf Impulsebene und dem Verhalten der gesamten Stufe bestehen.

Echtzeit-Löser sollten das Design so ausführen, wie es erstellt wurde

Echtzeit-Löser sollten das Design in seiner ursprünglichen Form ausführen, da die Validierung an Aussagekraft verliert, sobald man den Wandler vereinfacht, um ihn an den Simulator anzupassen. Ein Löser, der gemittelte Schaltvorgänge oder das Entfernen von parasitären Effekten erzwingt, verändert das Verhalten, das Sie zu verifizieren versuchen. Diese Diskrepanz macht sich später in Nacharbeiten bemerkbar. Sie entsteht, sobald das Modell nicht mehr mit der beabsichtigten hardware übereinstimmt.

Nehmen wir einen interleaved bidirektionalen Wandler mit aktiven Klemmpfaden, gemessener Streuinduktivität und engen Dead-Time-Vorgaben. Wenn die Plattform diese Topologie nicht direkt ausführen kann, ersetzen die Teams häufig detaillierte Schalter durch gemittelte Elemente oder entfernen Kommutationspfade, nur um die Ausführungsgrenzen einzuhalten. Die Simulation läuft zwar weiterhin, doch das Validierungsziel hat sich verschoben. Genau dieses Problem sollten die Solver für Hochgeschwindigkeits-Leistungsstufen vermeiden.

Der High-Speed-Converter-Solver von OPAL-RT zeigt, warum die Ausführungsgeschwindigkeit entscheidend ist, da er komplexe GaN- und SiC-Topologien mit Zeitschritten von bis zu 36 ns berechnet. Dies ist eher eine Frage der Modellierungsdisziplin als eine reine Funktionsanforderung. Sie behalten das Gate-Timing, die parasitären Effekte und die Schaltstruktur des jeweiligen Designs bei. Ihre HIL-Ergebnisse spiegeln dann genau den Wandler wider, den Sie voran möchten.

HIL Tests die Steuerungsabläufe, bevor hardware auftreten

Tests validieren den Steuerungsablauf, bevor hardware auftreten, da der Regler auf abgetastete Signale, Impulsaktualisierungen und Verzögerungsketten reagiert und nicht auf idealisierte Gleichungen der Leistungsstufe. Diese Partnerschaften müssen im Regelkreis Partnerschaften . Genau dort treten subtile Fehler frühzeitig zutage. Dort lassen sich auch kostspielige Überraschungen beim Test auf dem Prüfstand noch vermeiden.

Die Strommessung in der Nähe Vorteil ein häufiger Fall. Wenn die ADC-Abtastung während des Nachschwings erfolgt, können der Schätzer und die Schutzlogik eine falsche Entscheidung treffen, obwohl der Durchschnittsstrom korrekt ist. Mit HIL können Sie alternative Abtastversätze, digitale Filter und Ausblendfenster testen, ohne hardware zu gefährden. Sie können beobachten, wie sich ein Regler verhält, wenn das Timing auf dem Papier akzeptabel erscheint, in der Praxis jedoch problematisch ist.

Dies ist für Wandler mit großer Bandlücke von Bedeutung, da die Regelreserven oft knapper sind, als die Entwicklungsteams erwarten. Die Totzeitkompensation, das Timing der synchronen Gleichrichtung und die Stromrekonstruktion hängen alle von Vorteil ab. Ein Regler, der bei gemittelten Anlagenmodellen stabil erscheint, kann unruhig werden, sobald die Schaltdetails wiederhergestellt werden. HIL beweist seinen Wert, wenn es diese zeitlichen Wechselwirkungen bereits vor dem ersten Fehler in der Leistungsstufe aufdeckt.

Die Schutzlogik erfordert eine auf Nanosekunden genaue Fehlerreproduktion

Die Schutzlogik erfordert eine auf Nanosekunden genaue Fehlerreproduktion, da sich Fehler mit großer Bandlücke auf derselben Zeitskala abspielen wie die Schaltvorgänge, die sie auslösen. Wenn das Modell den Fehler streckt oder glättet, wird der Auslösepfad anhand des falschen Ereignisses validiert. Das schafft ein trügerisches Gefühl der Sicherheit. Der Schutz ist nur dann wirksam, wenn der reproduzierte Fehler physikalisch plausibel ist.

Ein gutes Beispiel hierfür ist das Einschalten im Kurzschlussfall. Die entscheidende Frage ist nicht nur, ob der Regler einen Fehler meldet, sondern auch, wie schnell der Strom ansteigt, wann die Entsättigungslogik anspricht und welche Spannungsbelastung beim Ausschalten auftritt. Ein Modell, das den Fehlerstrom als langsame Rampe einspeist, lässt die Abschaltung geordnet erscheinen, selbst wenn der tatsächliche Umrichter eine heftige Spitzenspannung verzeichnen würde. Die gleiche Genauigkeit ist auch bei Fällen von falschem Einschalten und Gate-Skew erforderlich.

Das Schutzzeitverhalten steht zudem in Wechselwirkung mit hardware der Firmware-Struktur. Verzögerungen bei Komparatoren, digitale Filterung und Reset-Logik können zunächst harmlos erscheinen, bis das Ereignis auf seine tatsächliche Dauer komprimiert wird. Sobald dieses Zeitverhalten sichtbar wird, erscheinen Fehlauslösungen und verspätete Auslösungen nicht mehr zufällig. Sie werden zu Validierungsergebnissen, die Sie vor Tests zuverlässig beheben können.

In Validierungsplänen sollte der Zeitschritt vor dem Modellumfang stehen

In Validierungsplänen sollte der Zeitschritt Vorrang vor dem Modellumfang haben, da der Zeitschritt darüber entscheidet, welche physikalischen Ereignisse sichtbar bleiben. Ein umfassendes Modell, das zu langsam läuft, verbirgt dennoch die für die Abnahme erforderlichen Nachweise. Ein enger gefasstes Modell mit der richtigen Zeitauflösung beantwortet die wichtigen Fragen zuerst. Diese Reihenfolge spart Ihnen Zeit und vermeidet Fehlstarts.

Der Planungsablauf ist unkompliziert, wenn man die Schaltgenauigkeit als ersten Filter betrachtet. Beginnen Sie mit der gemessenen oder erwarteten Vorteil und legen Sie dann den Simulationsschritt fest, bei dem diese beibehalten wird. Fügen Sie nur die Modelldetails hinzu, die zur Erklärung des zu Tests Verhaltens erforderlich sind. Erweitern Sie den Umfang erst, nachdem sich die Physik auf Ereignisebene bewährt hat.

• Legen Sie den Zeitschritt anhand des schnellsten Vorteil der kürzesten Totzeit fest.
• Behalten Sie die physische Topologie bei, bevor Sie weitere Systemdetails hinzufügen.
• Berücksichtigen Sie gemessene parasitäre Effekte, wenn Überschwingen oder Schwingungen die Abnahme beeinträchtigen.
• Vergleichen Sie die Schaltleistung mit den Laborwerten, bevor Sie den thermischen Ergebnissen Glauben schenken.
• Verwenden Sie HIL, um die Zeitabläufe der Steuerung und des Schutzes anhand der nachgebildeten Anlage zu testen.

Diese Vorgehensweise funktioniert, weil sie hardware mit großer Bandlücke widerspiegelt. Teams, die diesen Ansatz verfolgen, wenden weniger Aufwand darauf, optimistische Modelle zu verteidigen, und konzentrieren sich stattdessen stärker darauf, die wenigen Parameter zu korrigieren, die das Risiko beeinflussen. OPAL-RT fügt sich nahtlos in diesen Arbeitsablauf ein, wenn das Ziel eine Ausführung im Nanosekundenbereich erfordert, ohne dass der Konverter in eine einfachere Form umgeschrieben werden muss.

„Bei einer guten Validierung geht es darum, die schwierigen Aspekte früh genug sichtbar zu machen, um entsprechend darauf reagieren zu können.“