Die Erweiterungseinheit OP5607 wurde für das Xilinx VC707 Virtex-7-FPGA-Entwicklungsboard entwickelt, um OPAL-RT-Simulatoren zusätzliche Signalaufbereitung zu ermöglichen.
Das FPGA, das entweder über den PCIe-Anschluss des Zielcomputers oder über den MUlti-System Expansion Link (MuSE) programmiert werden kann, dient zur Ausführung von mit OPAL-RT RT-XSG entworfenen Modellen, zur Verwaltung von „ I/O “-Leitungen und zur Durchführung von eingebetteten FPGA-basierten Simulationen.