Guide HIL et SIL en temps réel pour les systèmes de commande électrifiés

Principaux enseignements

• Utilisez SIL pour stabiliser la logique de contrôle et les interfaces, puis utilisez HIL pour vérifier la synchronisation, l'exactitude des E/S et la gestion sécurisée des défaillances dans le cadre d'une exécution déterministe.
• Définissez dès le début la fidélité de verrouillage, la taille des étapes et les objectifs de risque, car les systèmes électrifiés pénalisent les modifications tardives apportées aux détails du modèle, à la portée des E/S matérielles et aux verrouillages de sécurité.
• Renforcez la confiance grâce à automatisation à la répétabilité, avec des modèles versionnés, l'injection contrôlée de défauts et des analyses cohérentes des résultats qui révèlent rapidement les régressions.

Vous ne pouvez atteindre un niveau de confiance suffisant pour commercialiser des commandes électrifiées que si les tests SIL et HIL restent rigoureux et reproductibles.

Les ventes de voitures électriques ont atteint près de 14 millions en 2023, et ce volume augmente le coût d'une erreur dans la logique de contrôle. Les systèmes électrifiés combinent une électronique de puissance à commutation rapide avec une logique de sécurité, un conditionnement des capteurs et un trafic réseau, le tout dans des délais très courts. Cette combinaison rend fréquentes les surprises liées à une intégration tardive lorsque les équipes considèrent les tests comme une étape unique. Un plan par étapes qui commence par test SIL évolue vers Simulation HIL la plupart de ces bouleversements.

La position pratique est simple : considérer les tests de contrôle en temps réel comme une chaîne de preuves, et non comme un choix d'outil unique.

test SIL les algorithmes et les interfaces à moindre coût, tandis que Simulation HIL la synchronisation, les E/S et la gestion des défaillances dans le cadre d'une exécution déterministe. Vous obtiendrez de meilleurs résultats en choisissant dès le début des objectifs de fidélité, en préparant des modèles pour une exécution à pas fixe et en automatisant les exécutions afin que les résultats restent comparables d'une semaine à l'autre et d'une équipe à l'autre.

SIL vs HIL pour les systèmes de contrôle électrifiés et les objectifs de test

La principale différence entre SIL et HIL réside dans ce qui ferme la boucle et le risque que vous éliminez. SIL exécute la logique de votre contrôleur sur une installation simulée sur une cible informatique standard, ce qui vous permet d'itérer rapidement et de couvrir de nombreux cas. HIL exécute le contrôleur sur le matériel prévu et ferme la boucle via des E/S physiques, ce qui permet de vérifier la synchronisation et les interfaces électriques. Les objectifs des tests doivent dicter l'ordre.

Le SIL est particulièrement adapté lorsque vous êtes encore en train de définir le comportement de contrôle, les calibrages et la logique de défaut, car les temps de construction et les réinitialisations de test restent faibles. Le HIL devient incontournable dès lors que vous vous intéressez aux déclencheurs précis à l'échantillon près, à la synchronisation des bus, à la mise à l'échelle des capteurs, à la capture PWM ou aux séquences de protection liées aux interruptions matérielles. Les systèmes électrifiés amplifient ce besoin, car les boucles de contrôle fonctionnent souvent à des intervalles inférieurs à la milliseconde, tandis que la dynamique de l'installation peut inclure un comportement de commutation rigide. La solution la plus simple consiste à utiliser SIL pour éliminer les défauts logiques, puis HIL pour prouver le déterminisme et l'exactitude de l'interface.

Choisissez les objectifs de fidélité, de timing et de coût avant de construire les plateformes.

Des objectifs clairs en matière de fidélité, de calendrier et de budget empêchent le HIL de se transformer en un projet scientifique coûteux. Déterminez quels signaux doivent être précis au cycle près, lesquels peuvent être limités en fréquence et lesquels peuvent être abstraits sans nuire aux décisions. Liez ces choix au risque lié à la mise en production, et non à vos préférences personnelles en matière de détails. Cette étape de planification permet également de définir les attentes en matière de calcul, de nombre d'E/S et de personnel.

Les programmes électrifiés échouent souvent ici parce que les équipes partent du principe que « plus de fidélité » signifie automatiquement « plus de vérité ». Une fidélité plus élevée peut également signifier des incréments plus petits, une plus grande rigidité du solveur et des exécutions plus difficiles à reproduire, en particulier lorsque les modèles changent et que le trafic réseau entre en collision. Les voitures électriques représentaient environ 18 % des ventes mondiales de voitures en 2023, le débit et la répétabilité de la validation sont donc aussi importants que la précision maximale. Vous voulez le modèle le moins fidèle possible qui permette tout de même de prendre les mêmes décisions techniques.

• Définir l'étape de boucle de contrôle la plus rapide qui doit être déterministe
• Énumérez les cinq principaux modes de défaillance que vous devez reproduire à la demande.
• Définir une latence acceptable entre l'E/S et la sortie de contrôle
• Décidez quelles parties de la plante doivent être modifiées en détail et lesquelles doivent être moyennées.
• Chapeau de forage avec un plan à durée déterminée pour l'ajout de canaux

Préparer les modèles d'installation et de contrôleur pour les tests de contrôle en temps réel

Les modèles ne deviennent des actifs de test qu'après avoir fonctionné de manière déterministe à une étape fixe et avoir exposé des interfaces claires. Votre modèle d'installation doit privilégier la stabilité numérique, les sorties limitées et les états mesurables, même si cela implique de simplifier certains aspects physiques. Votre modèle de contrôleur doit séparer la logique algorithmique de l'adaptation E/S afin que les signaux puissent être échangés proprement. Ces choix réduisent les retouches lorsque vous passez du SIL au HIL.

Les installations électrifiées combinent souvent une dynamique continue avec des événements discrets tels que la commutation, les états des contacteurs et les verrouillages de défauts. Cette combinaison pénalise les hypothèses à pas variables, les boucles algébriques cachées et les unités ad hoc. Une bonne préparation consiste à verrouiller les unités, à documenter les fréquences d'échantillonnage et à insérer des transitions de fréquence explicites afin que le timing de chaque sous-système soit intentionnel. Vous aurez également besoin de limites de signal et de modèles de capteurs qui saturent de manière réaliste, car de nombreux bugs de contrôleur n'apparaissent que lorsque les mesures sont tronquées ou gelées.

La discipline en matière d'interface est tout aussi importante que les mathématiques. Traitez chaque bus, capteur et actionneur comme un contrat avec une plage, une valeur par défaut et une représentation des défaillances définies. Séparez la « réalité de l'installation » de ce que le contrôleur « mesure », puis enregistrez les deux, afin de pouvoir diagnostiquer un test échoué sans avoir à faire de suppositions. Lorsque vous ajoutez ultérieurement du matériel d'E/S, ce même contrat devient la liste de contrôle du câblage.

La confiance vient de preuves constantes, et les preuves constantes viennent du contrôle des détails que vous pouvez contrôler.

Configurer les exécutions SIL et automatisation des workflows RT-LAB

SIL apporte une valeur ajoutée lorsque les exécutions sont automatisées, comparables et faciles à reproduire d'une version à l'autre. Un flux de travail cohérent compile les modèles en exécutables déterministes, charge les vecteurs de test et rassemble les résultats dans un format unique auquel votre équipe fait confiance. RT-LAB est souvent utilisé pour gérer ce cycle de vie d'exécution, y compris les balayages de paramètres et l'enregistrement des données. automatisation le principe « ça marche sur ma machine » automatisation en ligne de compte dans la validation.

Une configuration solide commence par des modèles versionnés, des cas de test versionnés et un schéma de nommage clair pour les résultats. automatisation des tests automatisation réinitialiser les conditions initiales de la même manière à chaque fois, puis vérifier les critères de réussite ou d'échec qui correspondent à votre intention technique. La journalisation doit capturer à la fois le stimulus et la réponse du contrôleur, ainsi que les horodatages, afin que les régressions soient évidentes. Vous aurez également besoin d'un moyen simple de réexécuter localement un cas ayant échoué sans avoir à reconstruire l'ensemble du banc d'essai.

C'est le contexte d'exécution qui importe ici, et non les affirmations des fournisseurs. Les équipes qui utilisent RT-LAB dans le cadre des configurations OPAL-RT standardisent généralement les cibles de compilation, les temps d'échantillonnage et les modèles de journalisation afin que les ingénieurs puissent se concentrer sur l'intention de contrôle plutôt que sur les mécanismes d'exécution. Ce type de standardisation s'avère payant lorsqu'un bug tardif apparaît et que vous devez prouver quand il a été introduit. L'objectif est d'obtenir une trace écrite des résultats qui reste cohérente au fil des semaines, et non pas des sessions de débogage héroïques.

Configurer le conditionnement des signaux d'E/S matériels HIL et les verrouillages de sécurité

Les tests HIL sont réussis lorsque les E/S sont conçues comme un produit et non câblées comme un prototype. Cartographiez chaque entrée et sortie avec les plages, les échelles et les délais attendus, puis vérifiez que le simulateur, les modules E/S et le contrôleur sont tous compatibles. Ajoutez un conditionnement du signal afin que votre contrôleur détecte des tensions, des courants et des modèles d'encodeur réalistes. Les verrouillages de sécurité doivent toujours primer sur la commodité des tests.

Une configuration pratique pourrait associer un contrôleur d'onduleur à une rétroaction de courant analogique, des entrées de résolveur, des lignes de désactivation de porte discrètes et une interface de commande CAN, puis acheminer ces éléments via une isolation et une mise à l'échelle appropriées afin que les conditions de défaillance restent limitées. Cette configuration unique vous oblige à valider des détails que le SIL ne peut pas valider, tels que ce qui se passe lorsqu'un canal analogique est saturé, qu'une ligne discrète vibre ou qu'un message de bus arrive en retard. Elle impose également une répartition claire des responsabilités : qui peut armer les sorties, qui peut effacer les défauts et quel est l'état de sécurité après un arrêt. Il s'agit là de choix techniques, et non de détails de câblage.

Les verrouillages doivent être superposés. Les arrêts d'urgence matériels, les chiens de garde et la logique d'inhibition de sortie doivent fonctionner même si le PC hôte se bloque, et vos scripts de test ne doivent jamais être votre seule protection. Traitez chaque connecteur et chaque changement de brochage comme un élément de configuration, car un mauvais dimensionnement accidentel peut ressembler à un défaut de contrôle. Le moyen le plus rapide d'obtenir des résultats fiables est d'adopter une discipline stricte en matière d'E/S et un plan de sécurité qui ne repose jamais sur l'espoir.

Ajustez les performances en temps réel grâce à la taille des pas des solveurs et au FPGA.

La performance en temps réel est la capacité à terminer chaque étape de simulation à temps, à chaque fois, tout en conservant un comportement numérique stable. Le choix de la taille des étapes détermine le plafond des dynamiques que vous pouvez représenter et la précision avec laquelle vous pouvez émuler le timing. Le choix du solveur, le partitionnement du modèle et la planification des E/S déterminent si vous respectez les délais sans fluctuation. Les ressources FPGA sont importantes lorsque le déterminisme inférieur à la milliseconde et les E/S à haut débit sont obligatoires.

Commencez par les exigences de la boucle de contrôle, puis remontez jusqu'à la fidélité de l'installation nécessaire pour prendre la même décision de contrôle. Si le modèle de l'installation impose une étape plus petite que celle que votre cible de calcul peut supporter, réduisez la rigidité, simplifiez les détails de commutation ou déplacez les parties les plus serrées vers le FPGA. Gardez un œil sur la boucle complète, car les E/S analogiques rapides, le décodage des encodeurs et les piles de bus se disputent tous le temps. Le déterminisme est la mesure qui importe, car les dépassements occasionnels donnent l'impression que la logique des défauts est aléatoire.

L'optimisation des performances doit rester transparente. Suivez le temps d'exécution des étapes, la gigue et les trames perdues comme des résultats de test de premier ordre, et non comme des diagnostics cachés. Les décisions de partitionnement doivent être documentées afin qu'une mise à jour ultérieure du modèle ne transfère pas silencieusement le travail vers le processeur et ne perturbe pas la synchronisation. Une fois la synchronisation stabilisée, verrouillez les paramètres clés, puis traitez les modifications comme des expériences contrôlées ayant un impact mesurable.

Créer des cas de test reproductibles, injection de défauts et examens des résultats

Les cas de test reproductibles transforment les HIL et SIL de simples démonstrations en preuves de validation. Chaque cas doit définir les conditions initiales, les stimuli d'entrée, les résultats attendus et les tolérances explicites, puis enregistrer les résultats afin que les comparaisons entre les différentes versions soient significatives. L'injection de défauts a sa place ici, car les contrôleurs électrifiés sont jugés en grande partie sur la manière dont ils tombent en panne. L'analyse des résultats doit se concentrer sur les tendances et les régressions, et non sur des graphiques ponctuels.

Une bonne injection de défauts est spécifique et limitée. Injectez des biais de capteur, des valeurs bloquées, des délais d'attente de bus et des événements de désactivation d'actionneur à des moments précis, puis vérifiez que le contrôleur passe par les états attendus sans sorties dangereuses. Associez ces vérifications à des règles d'acceptation claires afin que les équipes cessent de se disputer sur la signification de « semble correct ». Enregistrez la version exacte du modèle et l'ensemble de paramètres pour chaque exécution, car la dérive d'étalonnage peut se faire passer pour une dérive logique.

La discipline fait la différence à long terme. Les équipes qui traitent les tests comme du code, examinent les modifications et maintiennent des bases de référence propres auront moins de surprises de dernière minute que celles qui courent après les défaillances ponctuelles. OPAL-RT est particulièrement adapté lorsqu'il soutient cette discipline grâce à une exécution reproductible et des résultats traçables, et non lorsqu'il est considéré comme un achat ponctuel pour un laboratoire. La confiance vient de preuves cohérentes, et ces preuves cohérentes viennent du contrôle des détails que vous pouvez contrôler.