Retour au centre de ressources
RT20 | Implémentation d'équivalents de réseau dépendant de la fréquence (FDNE) multiport sur matériel FPGA pour une représentation efficace de très grands systèmes électriques en temps réel
Vidéo
2020-06-18
| 1. Objectif Ce travail vise à présenter une solution pour étendre la capacité des simulateurs OPAL-RT à modéliser des composants de systèmes électriques très exigeants, comme les équivalents de réseaux dépendant de la fréquence (FDNE). En raison de sa nature complexe, ce composant peut nécessiter plusieurs cœurs de traitement pour sa solution individuelle en conservant le pas de temps requis, lorsqu'il est normalement exécuté sur du matériel basé sur des CPU multicœurs. Le développement d'un composant FDNE multiport, modélisé à l'aide de matériel FPGA, peut économiser les précieuses ressources de calcul du simulateur tout en améliorant la précision de la simulation. 2.Portée du travail Les modèles mathématiques basés sur l'approximation des fonctions rationnelles sont bien établis dans la littérature technique pour une représentation précise des FDNE. Ce type de composants est généralement utilisé lorsque la modélisation du réseau électrique prévu n'est pas compatible avec le matériel de simulation disponible. La nature parallèle du matériel FPGA est très bien adaptée aux applications FDNE multiport à haute performance, par opposition au matériel CPU traditionnel. Le modèle FDNE multiport mentionné est automatiquement généré avec un nombre quelconque de pôles et de ports et il est également pris en charge par une correction de post-traitement de renforcement de la passivité. En outre, une méthode qui déplace l'axe de fréquence des réponses de fréquence d'entrée de l'ajustement vectoriel est proposée pour corriger l'erreur de déformation introduite par la méthode d'intégration trapézoïdale. Ces améliorations permettent la stabilité numérique du modèle et la correspondance parfaite entre la réponse en fréquence du réseau original et celle obtenue par le FDNE après l'intégration avec la simulation dans le domaine temporel. Afin d'obtenir une solution plus générale pour l'implémentation du modèle FDNE sur le matériel FPGA, la suite Xilinx Vivado a été choisie. Par conséquent, une interface de co-simulation entre les simulateurs OPAL-RT et RTDS a pu être établie pour tirer parti des ressources matérielles disponibles dans le laboratoire de simulation. 3. Conclusion La comparaison des résultats a montré que le modèle développé fonctionnait comme prévu. Ce modèle FDNE peut être exécuté sur du matériel FPGA avec des pas de temps suffisamment petits, adaptés au fonctionnement en temps réel, bien inférieurs aux cinquante microsecondes typiques utilisées pour la simulation EMT de grands systèmes. Ce type d'application représente une solution efficace pour augmenter la capacité de représentation à court terme lorsque des limitations budgétaires retardent l'expansion par l'acquisition d'un plus grand nombre de châssis de simulateurs ou de licences de noyau. |