在FPGA上模拟高频换流器 时，如何建模开关损耗

核心要点

• 开关损耗与频率呈线性关系，因此当频率超过几百千赫兹时，它便成为效率计算中占比最大的项。
• 理想和平均开关模型报告的是仅导通效率，这就是为什么模拟设计能通过测试，而原型机却会发热。
• 当在仿真台上对损耗模型进行标定，且求解器对开关边进行求解而非对其进行平均处理时，效率数值依然成立。

一种将每次开关事件视为瞬时发生的转换器模型，其报告的效率数值是您的硬件根本无法达到的。

当设计频率超过 100 kHz 时，损耗预算就会从导通路径转移到开关沿，此时能量会消耗在输出电容、电流与电压重叠以及反向恢复上。 硅功率换流器 的效率通常在85%至97%之间，而宽禁带器件的效率可达95%至99%，因此您试图预测的整个数值范围仅相差几个百分点。一种忽略开关能损的模型，其结果并非只是略微乐观，而是缺少了主导项。

在FPGA上进行实时仿真 会改变可测量的内容，因为求解器的时间步长足够短，能够解析单个边，而不是对整个开关周期进行平均。只有当与其关联的损耗模型基于器件数据进行参数化，并通过测量数据进行验证时，这种分辨率才能发挥其价值。高频下的效率估算，首先是一门建模学科，其次才是硬件问题。

随着开关频率的升高，转换器损耗究竟流向何处

变换器的损耗可分为导通损耗、开关损耗和磁损耗三类。导通损耗与电流的平方成正比，且随频率的变化基本保持恒定。开关损耗与频率呈线性关系，因此当频率从100 kHz升至200 kHz时，开关损耗会翻倍。当频率超过几百千赫兹时，开关损耗将成为最大的单一损耗项。

假设有一台工作频率为20 kHz、功率为10 kW的碳化硅逆变器，其导通损耗为60 W，开关损耗为25 W。若将同一功率级的工作频率提高到250 kHz，导通损耗几乎没有变化，而开关损耗则攀升至300 W以上，这导致原本98%的效率降至95%。针对第一种情况设计的散热方案，在第二种情况下将无法正常工作。

该分频点重新定义了您可以容忍哪些建模误差。在 20 kHz 时，导通电阻值偏差 10% 的影响要比粗略的开关近似更显著。而在 250 kHz 时，优先级发生逆转，在错误的结温下读取的能量曲线会压倒其他所有因素。

为什么理想开关模型给出的效率是硬件永远无法达到的

理想的开关模型具有零转换时间、零输出电容且无反向恢复，因此在换相过程中不会产生任何损耗。其报告的效率仅为导通状态下的数值。在 20 kHz 时，该误差很小；而在 500 kHz 时，它会掩盖热设计需要消除的大部分损耗。

平均模型在另一个联系表 中也存在同样的遗漏。一个工作频率为1 MHz的状态空间平均降压转换器能提供值得信赖的控制环路行为，而它计算出的损耗值完全来自你手动添加的电阻元件。该模型本身并不知道过渡过程耗时15 ns。

这一后果在热验证阶段显现出来。团队根据模拟热损耗确定散热器的尺寸，制作出原型机后，却发现结温比预测值高出30度。开关模型本身并没有问题。它成功解答了最初设计时所针对的拓扑结构和控制问题，却遇到了一个效率问题——而该模型从未被赋予处理此类问题的参数。

正是这种规模导致了高昂的成本。2024年，数据中心的用电量达到约415太瓦时，约占全球用电量的1.5%，而高频变流技术正逐渐应用于这些机房，因此，即使采用略显乐观的估算，其影响也会在整个机群中放大。

“它解决了最初设计时要解决的拓扑和控制问题，随后又遇到一个效率问题，而该系统从未被配置为解决此类问题。”

FPGA时间步长和求解器设计如何限制误差消除

FPGA求解器以低至数百纳秒的时间步长运行转换器模型，其中最快的可达数十纳秒。250纳秒的时间步长对500 kHz的周期仅采样8次，这导致门时序的精度低于损失计算所需的占空比分辨率。通过亚步沿插值可消除大部分此类误差。

如果不进行插值，落在两个求解器步长之间的PWM沿会被拉近到最接近的那个步长。这种抖动在绝对值上虽小，但相对于仅400 ns的导通时间而言却很大，且会作为占空比误差计入开关能量累加器中。当每秒发生数十万次市场活动 时，这种误差就不再微不足道了。

OPAL-RT 平台上的 eHS 求解器在同一 FPGA 架构内处理时间步之间的栅极转换，并累积每个事件的开关能量，因此损耗数值源自模型检测到的边沿，而非后处理得出的平均值。这决定了是否值得进行 1 MHz 转换器研究。

高频变流器损耗核算方法的比较仿真

主要有三种方法。分析型能量方程通过电压、电流和过渡时间来计算损耗。数据手册 查找表则根据电流和温度，对测得的导通和关断能量进行插值。行为型器件模型则直接求解过渡过程本身。随着方法精度的提高，FPGA成本也会相应增加。

大多数高频程序都采用经过校正的查找表。它们在运行时几乎不消耗资源，包含温度依赖性的解析方程，而且校正工作只需进行一次。当你研究边缘本身时，行为模型的成本才显现出来，而这更多是设备层面的问题，而非效率问题。

基于数据手册 和台架测量结果校准开关能量模型

校准将模拟的开关能量与在您自身栅极驱动条件下的实测能量建立关联。供应商提供的导通和关断曲线基于特定的栅极电阻、总线电压和环路电感。如果改变其中任何一项，每次开关事件的能量变化将足以导致模型超出您所需的精度范围。

双脉冲测试能为你提供关键依据。在实际功率级上运行该测试，在两个或三个电流水平和两个结温下捕获导通和关断能量，然后调整模型的查找表，直到仿真 与实验结果一致。这半天的实验室测试时间，就消除了损耗预算中最大的不确定因素。

一旦硬件发生位移，就必须重新校准。由于温度依赖性非常显著，在25度下校准的模型在转换器实际运行的125度时会严重低估损耗，因此应采集两个温度点的数据并进行插值。同时还要记录总线电压，因为开关能量与总线电压成正比。

导致模拟效率看起来比实测效率更高的错误

乐观效率可归因于以下几项省略，而每一项都使结果朝着同一方向变化。反向恢复被忽略了。输出电容被视为无损。栅极驱动功耗未计入总功耗。

• 二极管模型中去除了反向恢复电荷，从而消除了随频率增长而增大的损耗项。
• 输出电容的能量被视为无损，这低估了桥臂上的硬开关导通过程。
• 栅极驱动功率虽与频率呈线性关系，但未计入总效率。
• 损耗曲线是在环境温度下测得的，而非在负载条件下达到的结温。
• 将死区时间设为零，从而消除本体二极管的导通及其随之产生的换相损耗。

一旦仔细查看，这些项都毫无隐蔽之处，而它们之所以能通过审查，是因为仿真 函数的运行结果是一个看似合理的数值。在任何人引用效率数值之前，请务必确认每个项都已包含在内。将损耗预算分别按导通损耗、开关损耗、栅极驱动损耗和磁损耗列出，这样一来，任何遗漏都会显而易见，因为缺失的项会以“舍入为零”的形式显现出来。

将亏损核算转化为经得起推敲的效率数据

一个经得起推敲的效率数值，应附带其损耗细分、计算所依据的条件，以及与之相符的基准测试结果。否则，那不过是一个恰好带有小数位的估计值。要得出这样的数值，需要开展特性分析工作，并使用能够处理开关边路的求解器。

做得好的团队会将损耗模型视为一项具有独立验收标准的交付成果。他们会记录每条能量曲线背后的栅极电阻、总线电压和结温，并在布局发生变化时重新进行双脉冲测试。他们将效率报告为温度范围而非单一数值，因为这正是硬件在负载下的实际表现。

在FPGA求解器内部进行损耗核算（就像OPAL-RT在eHS中那样），能确保开关功耗始终与产生该功耗的市场活动 相关联，因此提交至设计审查的数据可追溯至模型所解析的行为。这种严谨的做法虽然不起眼，却决定了是能在第2周发现热问题，还是要等到第6个月才能确认该问题。

“一个经得起推敲的效率数值，应附有其损耗明细、计算条件以及与其一致的基准测量数据。”