如何实时仿真 模块化多级换流器

核心要点

• 一旦将细胞级状态进行平均处理，MMC控制的验证就不再具有可信度。
• 全计数实时仿真 更多地取决于分区和时间控制，而非表面上的单元格限制。
• 当您需要验证平衡、保护响应以及闭环硬件时序时，子模块级别的执行最为关键。

要实现准确的实时MMC（仿真 ），必须对足够的子模块进行建模，以反映硬件中实际出现的控制和平衡行为。

这一要求至关重要，因为MMCs应用于电网系统中，而时序偏差和隐藏的电容波动会带来高昂的测试风险。到2030年，电网的年度投资将需要从约3000亿美元增至6000多亿美元，这给验证团队带来了压力，要求他们在不牺牲电气细节的前提下加快进度。早期控制工作可以从简化模型开始。但如果您的目标是闭环验证——即确保控制器能将电池电压、充放电能量和保护时序维持在应有水平——那么您不能止步于此。

MMC 转换器将子模块堆叠到每个相臂中

MMC变流器由两条支路构成每相，每条支路包含多个重复的子模块以及一个支路电抗器。每个子模块通过其电容器储存能量，并在“接入”和“旁路”状态之间切换。正是这种结构使变流器能够实现精细的电压调节。这也正是导致精细的仿真 成本高昂的原因。

设想一个三相变流器，它有六个支路，每条支路包含250个半桥单元。控制器并非控制一个大型开关，而是决定必须插入哪些半桥单元，以确保支路电压、环流以及电容器配电 保持在受控范围内。每个半桥单元都保持着自身的电容器电压状态，除非平衡方法持续进行校正，否则这些状态会逐渐偏离。

您模拟的不仅仅是一个功率级，而是通过支路电流相互连接的许多小型储能单元。这就是为什么MMC变流器在启动、功率反转或栅极阻塞时市场活动 会表现出不同的行为。一个忽略电芯的模型虽然可以显示端子功率，但无法反映控制器必须管理的电芯级行为。

实时限制取决于子模块的数量

当求解器必须在下一个采样结束前更新数百或数千个开关状态时，就会出现实时限制。每个新增的子模块都会带来一个新的开关状态、电容电压和栅极命令，求解器必须在下一个时间步结束前处理完这些。通用 CPU 求解器会首先耗尽余量，原因在于 MMC 的规模。

已发表的MMC研究报告描述了每条支路包含200至400个子模块，或三相换流器中包含1,200至2,400个单元的HVDC设计。这种规模的模型必须在严格的时限内更新电容器电压、插入状态、支路电流以及控制I/O。一旦错过该时限，即使离线回放结果看起来仍可信，该运行也已不再属于实时运行。

一个采样周期为50微秒的控制器实验室实验设置清楚地说明了这个问题。一个简化模型可能在CPU上运行得相当流畅。而一个包含平衡和故障逻辑的全计数开关模型，如果没有并行硬件，就无法满足相同的资源限制。这一限制直接取决于你保持活跃的电气状态的数量。

“每个新增的子模块都会带来一个新的开关状态、电容电压和栅极指令，求解器必须在下一个时间步长结束前解决这些问题。”

平均化模型在受控条件下掩盖了电容器电压纹波

平均化模型会显示支路电流和端子功率，但它们掩盖了平衡逻辑必须处理的单元级纹波和分流行为。它们将开关动作平滑处理为连续变量。这使得它们在早期控制设计中很有用。但这也去除了许多MMC测试所依赖的精确信号。

您可以使用臂平均模型对外部有功和无功功率环路进行调谐，并快速获得稳定的结果。但当您在功率阶跃、直流电压扰动或停机与重启序列期间测试电容器平衡时，问题便会出现。这些市场活动 会将能量在各电池之间重新分配。平滑后的模型无法反映电压分布情况，而这种分布会迫使您的分类逻辑对某些电池比其他电池付出更多努力。

当控制验收标准取决于极限值而非平均值时，这一点尤为重要。即使臂电压的平均值看似正常，但若少数几个单元电容的漂移超出了允许范围，你就可能验证了错误的对象。平均值模型仍然有其价值，但主要体现在流程的早期阶段——即在需要证明子模块状态仍处于受控状态之前。

切换的细节应根据所提的控制问题来确定

合适的模型保真度取决于控制器需要证明什么，而不是取决于关于细节的固定规则。有些任务只需掌握臂级能量趋势；有些任务则需要记录每一个投入和旁路状态。如果过早地追求过多细节，你会浪费时间；如果过晚才关注细节，又会遗漏故障模式。

电流调节器的检查可以从平均支路开始，因为此时主要关注的是环路稳定性和整体功率响应。而电容平衡检查则需要完整的开关细节，因为控制器是根据电芯顺序和电压分布来工作的。保护时序也应包含在内，因为栅极阻塞时的行为取决于储能路径和各电芯的状态，而平均模型会掩盖这些细节。

一个有用的问题很简单：什么样的隐藏状态会导致控制器结果失效？一旦回答了这个问题，模型的选择范围就会缩小。并非每项测试都需要用到每个单元。但当控制律或保护逻辑依赖于单元级真值时，就必须用到每个单元。

如何在满球数时对MMC进行仿真

通过将快速的电气操作与较慢的监督任务分离，并确保每个子模块的状态在循环中保持活动状态，您仿真 可以实现MMC的全计数执行。该模型必须在确定性的采样时间点上保持开关操作市场活动 、电容器更新以及控制器I/O。全计数执行首先是一个划分问题，其次才是求解问题。

一个实用的测试设置首先要确定精确的臂拓扑结构、单元数量和子模块类型。此类执行通常采用OPAL-RT，因为它可以在并行处理快速切换网络的同时，保持控制器接口的同步。当向物理控制器发送必须准时到达的门控命令、测量值和故障信号时，这一点尤为重要。如果任一侧出现延迟，即使屏幕上的波形看起来依然平滑，测试也失去了意义。

• 在开始任何调优之前，请先修正臂拓扑结构并确定完整的子模块数量。
• 为功率级更新和控制器交换指定固定的采样时间。
• 在执行流程中，将每个电容的电压作为活动状态保留。
• 引入干扰，迫使平衡逻辑重新排列已插入的单元格。
• 在相信任何闭环结果之前，请先检查时序裕度。

该流程确保了模型的准确性。它还能避免一种常见错误：工程师在简化系统上进行控制调谐，却在后期才发现，实际系统需要不同的时序、增益限制或平衡阈值。只有从一开始就将仿真 视为目标测试平台，其“全量”功能才能发挥最佳效果。

CPU 与 FPGA 之间的划分决定了子模块仿真 的运行速度

CPU和FPGA的任务划分决定了全计数MMC模型能否满足其时间步长要求，还是会超出该要求。CPU能够很好地处理监督控制、通信以及较慢的网络任务。FPGA则能并行处理重复的开关操作。MMC子模块几乎完美地契合了这种并行模式。这就是为什么任务划分比处理器的原始时钟频率更为重要的原因。

假设一种架构：外层控制器每50微秒运行一次，但子模块网络需要以接近微秒级别的频率进行更新。CPU可以负责处理较慢的控制层和系统协调工作。FPGA端则可以同时更新多个单元插入状态、臂和以及电容电压。这种分工既保留了开关细节，又避免了依赖单一串行路径。

你应该将划分边界视为一种工程设计选择，而非软件层面的权宜之计。如果将过多任务分配给 CPU，执行效率就会下降；如果将过多任务分配给 FPGA，模型维护就会变得更加困难。合理的划分应将快速且重复的物理计算置于并行硬件附近，并将可配置的控制逻辑保留在仍能快速迭代的位置。

一个实时模型最多可以包含多少个子模块？

您在实时环境中可以包含的子模块数量取决于保真度、采样时间、故障逻辑和I/O，而不是某个已公布的限制值。一个精简的模型所能支持的单元数量，远多于一个保护机制繁重的HIL配置。要给出一个诚实的答案，首先要明确测试目标，最终则取决于目标平台上测得的时序裕量。

一个小型研究系统在性能一般的硬件上，每支路径可能包含 50 个单元，并具备详细的开关控制和良好的时序裕度。而一个公用事业规模的研究项目，每支路径可能需要 300 或 400 个单元，还需采用阻塞状态逻辑、平衡机制、路径电抗器，以及通过模拟和数字 I/O 连接的物理控制器。尽管两者都称为 MMC（仿真 ），但它们面临的问题截然不同。仅凭单元数量本身，几乎无法说明什么。

只有在明确界定以下四个要素后，才能得到有用的答案：子模块类型、固定步长、控制耦合以及测试扰动。一旦这些要素确定下来，时序测试将验证模型是否吻合。那些只关注最大单元数目的工程师，往往忽略了更棘手的问题，即在确保每个步骤都能按时闭合的同时，必须保留多少电气真实性。

在进行硬件测试之前，通过全单元计数可揭示平衡行为

当控制器质量取决于各电池的状态时，完整的电池计数就显得尤为重要。虽然可以在简化模型上对平均电流环进行调谐，但在所有子模块都到位之前，无法最终确认平衡、栅极阻塞响应或能量分布。硬件问题通常就源于这些隐藏的细节。这就是为什么详细的实时执行物有所值。

在平均状态下，平衡算法可能看起来运行正常，但一旦在扰动期间出现几个电容器漂移、插入顺序改变以及环流上升的情况，该算法仍可能失效。这一点同样适用于执行“阻塞”命令后的重启测试。如果模型未包含每个电池单元，就会存在盲区，导致MMC控制变得困难。在首次硬件通电前需要信赖平衡逻辑时，完整的电池单元计数至关重要。

这是许多实验室正在努力达成的实际标准，而OPAL-RT正符合这一标准，因为其转换器是在子模块级别实时解析的，而非被隐藏在ARM平均值之后。最终，您将获得一个更严格且更实用的验证流程。其结果是，控制器已经面对了其在试验台上将遇到的电气细节。

“在首次给硬件通电之前，如果需要信赖平衡逻辑，那么完整的电芯计数就至关重要。”