FPGA-basierte Echtzeitsimulation für Leistungselektronik

Wichtigste Erkenntnisse

• Die FPGA-Simulation ist besonders wichtig, wenn Details, das Timing der Steuerung und wiederholbare Tests im geschlossenen Regelkreis ausschlaggebend für das gewünschte Ergebnis sind.
• Die Genauigkeit hängt von der gesamten Timing-Kette ab, daher verdienen Latenzbudgets, Modellpartitionierung und Schnittstellendesign ebenso viel Aufmerksamkeit wie die Geschwindigkeit des Solvers.
• Offene Toolchains und hybride CPU-FPGA-Konfigurationen sorgen dafür, dass Konverter-Testprogramme auch dann noch nützlich bleiben, wenn der Anwendungsbereich von einer einzelnen Stufe auf ein größeres System ausgeweitet wird.

Die FPGA-basierte Echtzeitsimulation verkürzt die Testzyklen für Wandler und verbessert gleichzeitig die Schaltgenauigkeit.

Tests im Bereich der Leistungselektronik sind Tests umfangreicher und risikoreicher, da Umrichter in Fahrzeugen, Ladegeräten, Antrieben, Speichersystemen und Netzkomponenten zum Einsatz kommen. Diese Entwicklung macht Timing-Fehler kostspielig und langwierige Iterationen auf dem Prüfstand schwer zu rechtfertigen. Der weltweite Zubau an Kapazitäten aus erneuerbaren Energien erreichte im Jahr 2023 fast 510 GW im Jahr 2023, was einem Anstieg von fast 50 % gegenüber 2022 entspricht, was auf einen deutlich größeren Bestand an systemen mit hohem Wandleranteil hindeutet, die unter strengerer Zeitdisziplin validiert werden müssen. FPGA-Simulationen sind besonders wichtig, wenn Sie Schaltdetails, Interaktionen im Regelkreis und wiederholbare Timing-Verläufe in ein und demselben Testaufbau benötigen.

Wenn die FPGA-basierte Simulation ihren Platz in der Leistungselektronik einnimmt

Eine FPGA-basierte Simulation bewährt sich dann, wenn elektrische Vorgänge schneller ablaufen, als ein CPU-Modell sie verarbeiten kann, und wenn eine Rückkopplung mit hardware erforderlich ist. Dies gilt beispielsweise für das Schalten von Stromrichtern, Schutzlogik und das Timing von Sensoren. Auch kostspielige Fehler im Labortest fallen in diesen Bereich. Den größten Nutzen erzielen Sie dort, wo die Zeitauflösung das Verhalten der Steuerung direkt beeinflusst.

Ein Traktionswechselrichter ist ein anschauliches Beispiel dafür. Gate-Impulse, Totzeit und Stromrückführung wirken innerhalb von Mikrosekunden zusammen, sodass ein langsameres Anlagenmodell Fehler verschleiert, die auf hardware auftreten. Ein netzgekoppelter Umrichter zeigt das gleiche Muster, wenn Phasenverriegelung, Stromregelung und Fehlerüberbrückungslogik ohne Schwankungen reagieren müssen. Der weltweite Absatz von Elektroautos überstieg 17 Millionen im Jahr 2024, was verdeutlicht, unter welchem Validierungsdruck Wechselrichter- und Ladegerätprogramme mittlerweile stehen.

Nicht für jede Untersuchung ist eine FPGA-Simulation erforderlich. Mittelwertmodelle eignen sich nach wie vor für die vorläufige Dimensionierung, thermische Trends oder langsame Überwachungslogik. Der Wendepunkt ist erreicht, wenn Detailänderungen Ihre Schlussfolgerungen beeinflussen. Ab diesem Zeitpunkt Tests FPGA-basierte Tests in der Leistungselektronik Tests Luxus Tests , sondern gehören zur grundlegenden Laborpraxis.

Echtzeit-FPGA-Modelle erfassen die Schaltvorgänge des Wandlers innerhalb jedes Zeitschritts

Echtzeit-FPGA-Modelle verbessern die Schaltgenauigkeit, da sie in festen Schritten im Submikrosekundenbereich aktualisiert werden und dieses Timing über lange Testläufe hinweg stabil halten. PWM-Flanken treten genau dort auf, wo der Controller sie erwartet. Die Totzeit tritt im korrekten Intervall auf. Stromwelligkeit und Schutzfenster bleiben von Test zu Test konsistent.

Anhand eines Abwärtswandlers lässt sich der Vorteil leicht verdeutlichen. Wenn sich der Tastgrad nahe einer Stromgrenzschwelle ändert, verschiebt sich die Stromwellenform der Induktivität innerhalb weniger Schaltzyklen, und der Regler reagiert auf diese geringen zeitlichen Abweichungen. Ein grober Solver glättet dieses Verhalten und kann dadurch Fehlauslösungen oder versäumte Auslösungen verschleiern. Ein FPGA sorgt dafür, dass die Schaltsequenz diskret bleibt, sodass der Regelcode bei jedem Durchlauf dieselbe Sequenz vorfindet.

Das ist wichtig, weil Fehler in Wandlern oft in erster Linie Timing-Fehler und erst in zweiter Linie mathematische Fehler sind. Man überprüft nicht nur die Spannung im stationären Zustand. Man überprüft auch, ob der Regler zum falschen Zeitpunkt abtastet, ob die Austastzeit eine Spannungsspitze überdeckt und ob eine Schutzverriegelung einen Zyklus zu spät auslöst. Diese Testfragen erfordern deterministische Details zum Schaltverhalten und liefern keine eindeutigen Antworten, wenn man sich auf gemittelte Näherungswerte stützt.

Die Ausführung im geschlossenen Regelkreis verkürzt die Validierungszyklen der Wandlersteuerung

Die Ausführung im geschlossenen Regelkreis verkürzt die Validierungszyklen, da der Regler mit einem Live-Anlagenmodell im gleichen Zeitrahmen interagiert, der auch bei hardware verwendet wird. Software zeigen sofort ihre Wirkung. Fehlerfälle lassen sich exakt reproduzieren. Sie können direkt von der Code-Bearbeitung zur beobachteten Anlagenreaktion übergehen, ohne die Leistungsstufe neu aufbauen zu müssen.

Stellen Sie sich einen Stromregler vor, der sich unter Nennlast gut verhält, bei einem Gleichstrom-Bus-Einbruch jedoch instabil wird. Mit einem Echtzeit-FPGA-Aufbau können Sie den Einbruch simulieren, die Sensor-Timing-Werte konstant halten und die Gate-Reaktion im nächsten Zyklus beobachten. Mit demselben Aufbau können Sie das Ereignis nach einer Änderung der Abstimmung wiederholen und die Kurven vergleichen, ohne sich Gedanken darüber machen zu müssen, ob sich die Testbedingungen verändert haben. Diese Wiederholbarkeit spart im Laufe einer gesamten Abstimmungsphase mehrere Tage Zeit.

Geschwindigkeit entsteht durch weniger physikalische Neuaufbauten und weniger mehrdeutige Ergebnisse. Ingenieur:innen verschwenden Ingenieur:innen Zeit damit, sich zu fragen, ob sich ein Kondensator erwärmt hat, sich eine Messsonde verschoben hat oder eine Lastbank abgewichen ist. Tests im geschlossenen Regelkreis Tests das Anlagverhalten reproduzierbar Tests , während sich der Reglercode ändert. Auf diese Weise beschleunigt die FPGA-Simulation Tests der Leistungselektronik Tests einer Weise, mit der ein Desktop-Solver einfach nicht mithalten kann.

Die Genauigkeit hängt von den Latenzgrenzwerten entlang der gesamten Testkette ab

Die Genauigkeit hängt vom gesamten Regelkreis ab, da das FPGA nur ein Teil des Zeitpfads ist. Signalumwandlung, I/O , Ausführung des Controllers und Aktualisierung des Aktuators verursachen jeweils eine Verzögerung. Schon ein einziges Schwachglied kann den Zeitablauf verzerren. Sie können dem Ergebnis nur dann vertrauen, wenn das Latenzbudget vom Sensoreingang bis zum Ausgang des Gate-Befehls definiert ist.

Ein hardware für einen Dreiphasen-Wechselrichter verdeutlicht das Problem schnell. Das Anlagenmodell kann zwar mit sehr feiner Schrittweite betrieben werden, doch zusätzliche Verzögerungen bei der Aufbereitung der analogen Eingangsdaten oder der Zuordnung der digitalen Ausgänge verschieben dennoch die Stromregelung und das Fehlerverhalten. Eine Regelverzögerung von 2 Mikrosekunden kann für einen Wechselrichter akzeptabel sein, für einen anderen jedoch völlig falsch. Die akzeptable Grenze hängt von der Schaltfrequenz, dem Abtastverfahren und den Schutzschwellenwerten ab.

Für die Latenzplanung benötigt man konkrete Zahlen, die durch Messungen untermauert sind. Messen Sie den Controller-Zyklus, I/O , die Transportzeit und die Modellausführungszeit jeweils separat. Vergleichen Sie anschließend die Gesamtsumme mit der Schaltperiode und den für Sie relevanten Schutzfenstern. 

„Die Genauigkeit wird durch den langsamsten Teil des Regelkreises bestimmt.“

Bei der Partitionierung mit festen Schritten wird festgelegt, was in die FPGA-Struktur gehört

Eine Partitionierung mit festen Schritten funktioniert, wenn das schnellste elektrische Verhalten auf der FPGA-Struktur verbleibt und langsamere Berechnungen dort durchgeführt werden, wo größere Solver sinnvoll sind. Durch diese Aufteilung werden die zeitlichen Vorgaben strikt eingehalten, ohne dass Ressourcen verschwendet werden. Leistungsstufen, Modulation und schnelle Schutzfunktionen gehören oft auf das FPGA. Thermische, Überwachungs- und Regelungsschichten mit langem Zeithorizont hingegen in der Regel nicht.

Ein Programm für einen Batterie-Wechselrichter veranschaulicht diese Aufteilung gut. Die Halbleiterbrücke, der Trägervergleich und der Überstromschutz sollten auf dem FPGA angesiedelt sein, da sie im Schaltzeitbereich reagieren. Die Ladezustandsschätzung, Bedienerbefehle und das Energiemanagement über lange Zeiträume können an anderer Stelle untergebracht werden, ohne dass die Genauigkeit darunter leidet. Wenn Teams alles auf eine Seite verlagern, vereinfachen sie entweder das schnelle Verhalten zu stark oder überlasten das Feinstufenmodell.

Eine gute Aufteilung beginnt mit einer Frage, die Sie im Labor überprüfen können. Wenn die Antwort von einer Änderung Vorteil abhängt, verlagern Sie diesen Pfad in die FPGA-Struktur. Wenn die Antwort von einem langsameren Energiefluss oder längeren Steuerungsintervallen abhängt, belassen Sie ihn außerhalb der Feinsteuerungsschleife. Diese Vorgehensweise sorgt dafür, dass Ihre FPGA-Simulation zielgerichtet und stabil bleibt.

Hybride CPU-FPGA-Konfigurationen eignen sich für Leistungsstufen mit unterschiedlicher Genauigkeit

Hybride CPU-FPGA-Konfigurationen eignen sich für Leistungsstufen mit gemischter Genauigkeit, da die meisten Programme eine kleine Anzahl zeitkritischer Elemente und eine größere Anzahl langsamerer Teilsysteme enthalten. Es ist nicht erforderlich, überall die gleiche Genauigkeit zu haben. Vielmehr muss an der richtigen Stelle die richtige Genauigkeit vorhanden sein. Die hybride Ausführung sorgt für ein ausgewogenes Verhältnis zwischen Kosten, Modellierungsaufwand und zeitlicher Disziplin.

Ein Beispiel hierfür ist eine elektrische Antriebsbank. Die Schaltbrücke des Wechselrichters gehört in die FPGA-Struktur, während die mechanische Last, der Akku und das thermische Modell mit größeren Schritten auf CPU-Lösern verbleiben können. Eine Netzspeicheranlage folgt demselben Muster, wenn die Schaltlogik der Leistungsschalter, die Schaltvorgänge der Umrichter und ausgewählte Schutzfunktionen eine strenge zeitliche Abstimmung erfordern, der Leistungsfluss auf Netzebene jedoch nicht. Teams, die OPAL-RT einsetzen, strukturieren ihre Programme häufig auf diese Weise, da durch diese Aufteilung die Präzision der schnellen Umrichterpfade gewährleistet bleibt, während der größere Systemkontext überschaubar bleibt.

Testabsichten erleichtern die Überprüfung dieser Entscheidung. Hybride Konfigurationen funktionieren am besten, wenn Schnittstellen als technische Grenzen mit festgelegten Zuständigkeiten und Zeitplänen behandelt werden. Abtastraten, Skalierung und Datenzuständigkeit sollten frühzeitig festgelegt werden. Wenn Sie diese Details offen lassen, kommt es zu subtilen Unstimmigkeiten zwischen der CPU- und der FPGA-Hälfte. Wenn Sie sie frühzeitig definieren, erhalten Sie ein Modell, das auch bei einer Ausweitung der Tests nützlich bleibt.

Häufige Fehler bei der FPGA-Simulation beginnen bereits bei der Wahl der Modellvereinfachung

Häufige Fehler bei der FPGA-Simulation beginnen mit Vereinfachungsentscheidungen, da jede Vereinfachung einen physikalischen Effekt, einen Timing-Pfad oder eine Nichtlinearität ausblendet. Manche Vereinfachungen sind harmlos. Andere hingegen lassen genau den Fehler verschwinden, den Sie eigentlich testen wollen. Sie benötigen Vereinfachungsregeln, die auf die zu untersuchende Fragestellung abgestimmt sind.

Ein häufiger Fehler tritt auf, wenn ein Team ein gemitteltes Konvertermodell verwendet, um das Gate-Timing, die Totzeitkompensation oder die Desaturierungslogik zu testen. Das Modell läuft einwandfrei, doch gerade diese einwandfreie Reaktion ist das Problem, da die entfernten Schaltdetails die Fehlersignatur enthielten. Ein weiterer Fehler tritt auf, wenn die Sensorverzögerung ignoriert wird, wodurch ein Regler stabiler erscheint, als er es auf hardware tatsächlich sein wird. Der schnellste Weg, einen Fehler zu übersehen, besteht darin, den Pfad zu vereinfachen, der ihn verursacht.

• Das Entfernen der Schaltwelligkeit aus einem Modell, das zur Stromregelkreisabstimmung verwendet wird, verschleiert den Verlust an Phasenreserve.
• Das Ignorieren der Totzeit führt zu einer Verzerrung der Spannungsschätzung und verfälscht die Steuerungsprüfungen bei niedrigen Drehzahlen.
• Wenn man I/O als Null betrachtet, erscheint die Schutzlogik schneller, als sie tatsächlich ist.
• Die Verwendung idealer Schalter verdeckt Wiederherstellungseffekte, die den Steuercode auslösen können.
• Werden die Sättigungsgrenzen außer Acht gelassen, führt dies zu einem Reglerverhalten, das hardware niemals erreichen hardware .

Sie können Modelle schlank halten, ohne sie dabei „blind“ zu machen. Ordnen Sie jede Vereinfachung einem festgelegten Testziel zu und überprüfen Sie anschließend vor der Freigabe die entfernten Effekte. Diese Überprüfung sollte jedes Mal erfolgen, wenn sich der Testzweck vom Nennbetrieb hin zur Fehlerbehandlung oder zu Schutzprüfungen verschiebt. Ändert sich das Ziel, sollte sich auch das Modell entsprechend anpassen.

Offene Toolchains sind wichtig, wenn Testprogramme Raum zum Wachsen benötigen

„Offene Toolchains sind wichtig, da Testprogramme für die Leistungselektronik selten lange Zeit klein bleiben.“

Ein einzelnes Konvertermodell lässt sich zu einem kompletten Antrieb, einem Ladegerät-Rack oder einem System mit mehreren Konvertern mit externen Steuerungen und I/O ausbauen. Geschlossene Toolchains bremsen dieses Wachstum. Offene Toolchains ermöglichen es Ihnen, bewährte Modelle beizubehalten und gleichzeitig den Testumfang mit weniger Nacharbeit zu erweitern.

Ein Team beginnt möglicherweise mit einer Motorumrichter-Steuerung und fügt später eine Batterieemulation, Netzinteraktion oder software anderen Gruppe hinzu. Diese Umstellung erhöht den Druck in Bezug auf Modellaustausch, Skripterstellung, Automatisierung und I/O . Wenn der Simulationsstack diesen Ergänzungen nicht gewachsen ist, Ingenieur:innen Modelle neu schreiben, anstatt Tests . Eine offene Integration schützt die bereits geleistete Arbeit und bewahrt die zeitliche Disziplin, die den ursprünglichen Aufbau so wertvoll gemacht hat.

Die nachhaltige Erkenntnis ist einfach: Die FPGA-Simulation zahlt sich aus, wenn man sie mit zeitlicher Disziplin, klarer Aufteilung und einer Toolchain einsetzt, die eine Erweiterung zulässt, ohne dass Modelle oder Arbeitsabläufe neu angepasst werden müssen. Aus diesem Grund betrachten Teams, die mit OPAL-RT arbeiten, Offenheit in der Regel als Teil der Genauigkeit und als praktische software . Das bessere Ergebnis ergibt sich aus einem Laborprozess, den man wiederholen, dem man vertrauen und den man erweitern kann.