Simulation en temps réel basée sur FPGA pour l'électronique de puissance

Principaux enseignements

• La simulation FPGA revêt une importance capitale lorsque les détails de commutation, la synchronisation du contrôleur et les tests répétables en boucle fermée déterminent la réponse dont vous avez besoin.
• La précision dépend de l'ensemble de la chaîne de calcul ; c'est pourquoi les marges de latence, le partitionnement des modèles et la conception des interfaces méritent autant d'attention que la vitesse du solveur.
• Les chaînes d'outils ouvertes et les configurations hybrides CPU-FPGA permettent de continuer à utiliser les programmes de test des convertisseurs à mesure que le champ d'application passe d'un étage unique à un système plus vaste.

La simulation en temps réel basée sur un FPGA réduit la durée des cycles de test des convertisseurs tout en améliorant la précision de commutation.

Les essais en électronique de puissance revêtent désormais une portée plus large et comportent davantage de risques, car les convertisseurs sont présents dans les véhicules, les chargeurs, les variateurs, les systèmes de stockage et les infrastructures du réseau électrique. Cette évolution rend les erreurs de synchronisation coûteuses et rend difficile à justifier les itérations lentes sur banc d’essai. Les ajouts mondiaux de capacité en énergies renouvelables ont atteint près de 510 GW en 2023, soit près de 50 % de plus qu’en 2022, ce qui laisse présager une base installée bien plus importante de systèmes à forte densité de convertisseurs, qui devront être validés dans le respect de contraintes de synchronisation plus strictes. La simulation sur FPGA s’avère particulièrement utile lorsque l’on a besoin d’analyser les détails de la commutation, les interactions en boucle fermée et une synchronisation reproductible au sein d’un même banc d’essai.

Quand la simulation sur FPGA s'impose dans le domaine de l'électronique de puissance

La simulation basée sur un FPGA s'impose lorsque les événements électriques se produisent plus rapidement que ne peut les traiter un modèle de processeur, et lorsqu'une interaction en boucle fermée avec le matériel du contrôleur est nécessaire. La commutation des convertisseurs de puissance, la logique de protection et la synchronisation des capteurs relèvent de ce cas de figure. Les défaillances coûteuses sur banc d'essai s'inscrivent également dans ce cadre. C'est lorsque la résolution temporelle influence directement le comportement du contrôleur que vous obtiendrez le meilleur retour sur investissement.

Un onduleur de traction en est un exemple frappant. Les impulsions de commutation, le temps mort et la rétroaction de courant interagissent tous en l’espace de quelques microsecondes ; ainsi, un modèle de système plus lent masque les défauts qui apparaissent au niveau du matériel. Un convertisseur raccordé au réseau présente le même schéma lorsque le verrouillage de phase, le contrôle du courant et la logique de résistance aux défauts doivent réagir sans aucune instabilité. Les ventes mondiales de voitures électriques ont dépassé 17 millions en 2024, ce qui montre à quel point la pression en matière de validation pèse désormais sur les programmes de développement des onduleurs et des chargeurs.

La simulation sur FPGA n'est pas nécessaire pour toutes les études. Les modèles basés sur des valeurs moyennes restent valables pour le dimensionnement préliminaire, l'analyse des tendances thermiques ou la logique de supervision à faible fréquence. Le tournant se produit lorsque les détails de commutation commencent à modifier vos conclusions. C'est à ce moment-là que les tests d'électronique de puissance sur FPGA cessent d'être un luxe pour devenir une pratique de laboratoire incontournable.

Les modèles FPGA en temps réel reproduisent la commutation du convertisseur à chaque pas de temps

Les modèles FPGA en temps réel améliorent la fidélité de la commutation, car ils se mettent à jour à des intervalles fixes inférieurs à la microseconde et maintiennent cette synchronisation stable sur de longues durées d'exécution. Les fronts de la modulation d'impulsions en largeur (PWM) apparaissent exactement là où le contrôleur les attend. Le temps mort se produit dans l'intervalle prévu. L'ondulation de courant et les plages de protection restent constantes d'un test à l'autre.

Un convertisseur abaisseur permet de mettre facilement en évidence cet avantage. Lorsque le rapport cyclique varie à proximité d'un seuil de limite de courant, la forme d'onde du courant de l'inductance se décale en l'espace de quelques périodes de commutation, et le contrôleur réagit à ces légères différences de synchronisation. Un solveur grossier lisse ce comportement et peut masquer de faux déclenchements ou des déclenchements manqués. Un FPGA garantit la discrétion de la séquence de commutation, de sorte que le code de contrôle perçoit la même séquence à chaque exécution.

Cela est important car les défauts des convertisseurs sont souvent d’abord des défauts de synchronisation, puis des défauts mathématiques. Vous ne vous contentez pas de vérifier la tension en régime permanent. Vous vérifiez si le contrôleur effectue l’échantillonnage au mauvais moment, si le temps de suppression masque un pic de tension et si un verrouillage de protection se déclenche avec un cycle de retard. Ces questions de test nécessitent des détails déterministes sur la commutation et ne permettront pas d’obtenir des réponses claires à partir d’approximations moyennes.

L'exécution en boucle fermée réduit la durée des cycles de validation de la commande du convertisseur

L'exécution en boucle fermée raccourcit les cycles de validation, car le contrôleur interagit avec un modèle de système réel dans le même intervalle de temps que celui utilisé lors des tests matériels. Les modifications logicielles produisent un effet immédiat. Les cas de défaillance peuvent être reproduits à l'identique. Il est possible de passer directement de la modification du code à l'observation de la réponse du système sans avoir à reconstruire un étage de puissance.

Prenons l'exemple d'un régulateur de courant qui fonctionne correctement sous charge nominale, mais qui devient instable en cas de chute de tension sur le bus CC. Une configuration FPGA en temps réel vous permet de simuler cette chute, de maintenir constante la synchronisation des capteurs et d'observer la réponse de la grille lors du cycle suivant. Cette même configuration vous permet également de reproduire l'événement après un ajustement des paramètres et de comparer les courbes sans vous demander si les conditions de banc d'essai ont changé. Cette répétabilité permet de gagner plusieurs jours au cours d'une campagne de mise au point.

La rapidité tient à la réduction du nombre de reconfigurations matérielles et de résultats ambigus. Les ingénieurs ne perdent pas de temps à se demander si un condensateur s'est réchauffé, si une sonde a bougé ou si un banc de charge a dérivé. Les tests en boucle fermée garantissent la reproductibilité du comportement de l'installation même lorsque le code du contrôleur évolue. C'est ainsi que la simulation sur FPGA accélère les tests en électronique de puissance d'une manière qu'un solveur de bureau ne peut tout simplement pas égaler.

La précision dépend des limites de latence sur l'ensemble de la chaîne de test

La précision dépend de l'ensemble de la boucle, car le FPGA ne constitue qu'une partie du chemin de synchronisation. La conversion des signaux, le transport des entrées/sorties, l'exécution du contrôleur et la mise à jour des actionneurs ajoutent chacun un retard. Un seul maillon faible suffit à fausser la synchronisation. Vous ne pourrez vous fier au résultat que si le budget de latence est défini de l'entrée du capteur à la sortie de la commande de la vanne.

Simulation HIL pour un onduleur triphasé permet de mettre rapidement en évidence le problème. Le modèle de l'installation peut fonctionner avec un pas de temps très fin, mais un retard supplémentaire au niveau du conditionnement des entrées analogiques ou de la conversion des sorties numériques modifie tout de même la régulation du courant et la réponse en cas de défaut. Un retard de commande de 2 microsecondes peut être acceptable pour un convertisseur et totalement inadapté pour un autre. La limite acceptable dépend de la fréquence de commutation, de la méthode d'échantillonnage et des seuils de protection.

L'estimation de la latence nécessite des chiffres concrets, étayés par des mesures. Mesurez séparément le cycle du contrôleur, le délai d'E/S, le temps de transport et le temps d'exécution du modèle. Comparez ensuite le total obtenu à la période de commutation et aux fenêtres de protection qui vous intéressent. 

« La précision est déterminée par l'élément le plus lent de la boucle fermée. »

Le partitionnement à pas fixe détermine ce qui doit être placé sur la matrice FPGA

Le partitionnement à pas fixe fonctionne lorsque les comportements électriques les plus rapides restent sur la matrice FPGA et que les calculs plus lents sont confiés à des solveurs plus puissants. Cette répartition permet de respecter strictement les contraintes de synchronisation sans gaspiller de ressources. Les étages de puissance, la modulation et les protections rapides ont souvent leur place sur le FPGA. Ce n’est généralement pas le cas des couches thermiques, de supervision et de contrôle à long terme.

Un programme d'onduleur de batterie illustre bien cette distinction. Le pont à semi-conducteurs, la comparaison des porteurs et la protection contre les surintensités doivent être intégrés au FPGA, car ils réagissent à l'échelle de temps de commutation. L'estimation de l'état de charge, les commandes de l'opérateur et Énergie à long terme peuvent être traitées ailleurs sans nuire à la fidélité. Lorsque les équipes regroupent tout d'un seul côté, soit elles simplifient à l'excès le comportement rapide, soit elles surchargent le modèle à pas fin.

Un bon partitionnement commence par une question que vous pouvez vérifier en laboratoire. Si la réponse dépend de la synchronisation des fronts de commutation, placez ce chemin sur la matrice du FPGA. Si la réponse dépend d Énergie plus lent ou d’intervalles de contrôle plus longs, conservez-le en dehors de la boucle de pas fin. Cette discipline permettra de garantir la précision et la stabilité de votre simulation FPGA.

Les configurations hybrides CPU-FPGA conviennent aux étages de puissance à fidélité mixte

Les configurations hybrides CPU-FPGA conviennent aux étages de puissance à fidélité mixte, car la plupart des programmes comportent un petit nombre d’éléments critiques en termes de synchronisation et un plus grand nombre de sous-systèmes plus lents. Il n’est pas nécessaire d’avoir une fidélité identique partout. Il faut la bonne fidélité au bon endroit. L’exécution hybride permet de maintenir un équilibre entre le coût, l’effort de modélisation et la discipline de synchronisation.

Un banc d’essai de propulsion électrique en est un exemple courant. Le pont de commutation du variateur doit être intégré à la matrice FPGA, tandis que la charge mécanique, le bloc-batterie et le modèle thermique peuvent rester sur les solveurs du processeur, avec des pas de calcul plus larges. Une installation de stockage en réseau suit le même schéma lorsque la logique des disjoncteurs, la commutation des convertisseurs et certaines protections nécessitent une synchronisation stricte, contrairement au flux de puissance au niveau du réseau. Les équipes utilisant OPAL-RT structurent souvent leurs programmes de cette manière, car cette séparation permet de garantir la précision des chemins de conversion rapides tout en conservant une vision pratique du contexte global du système.

Les intentions de test facilitent l'examen de ce choix. Les configurations hybrides fonctionnent mieux lorsque les interfaces sont considérées comme des limites techniques, avec une responsabilité et un calendrier bien définis. Les fréquences d'échantillonnage, la mise à l'échelle et la propriété des données doivent être fixées dès le début. Si vous laissez ces détails en suspens, les parties CPU et FPGA présenteront de légères incohérences. En les définissant dès le départ, vous obtiendrez un modèle qui restera utile à mesure que les tests s'étendent.

Les erreurs courantes de simulation des FPGA trouvent souvent leur origine dans les choix de simplification des modèles

Les erreurs courantes de simulation FPGA trouvent souvent leur origine dans les choix de simplification, car chaque raccourci supprime un effet physique, un chemin de synchronisation ou une non-linéarité. Certaines simplifications sont sans conséquence. D’autres, en revanche, peuvent faire disparaître la défaillance même que vous essayez de tester. Vous devez donc définir des règles de simplification adaptées au problème à résoudre.

Une erreur courante survient lorsqu'une équipe utilise un modèle de convertisseur moyenné pour tester la synchronisation des portes, la compensation du temps mort ou la logique de désaturation. Le modèle fonctionne sans problème, mais c'est justement cette réponse « propre » qui pose problème, car les détails de commutation supprimés contenaient la signature du défaut. Une autre erreur apparaît lorsque le retard du capteur est ignoré, ce qui donne l'impression que le contrôleur est plus stable qu'il ne le sera sur le matériel. Le moyen le plus rapide de passer à côté d'un bug est de simplifier le chemin qui le génère.

• La suppression de l'ondulation de commutation d'un modèle utilisé pour le réglage de la boucle de courant masque la perte de marge de phase.
• Le fait de ne pas tenir compte du temps mort fausse l'estimation de la tension et altère les contrôles de régulation à basse vitesse.
• Considérer que le délai d'E/S est nul donne l'impression que la logique de protection est plus rapide qu'elle ne l'est en réalité.
• L'utilisation de commutateurs « idéaux » masque les effets de récupération susceptibles de déclencher le code de contrôle.
• Le fait de ne pas respecter les limites de saturation entraîne un comportement du contrôleur que le matériel ne pourra jamais égaler.

Vous pouvez conserver des modèles allégés sans pour autant les rendre « aveugles ». Associez chaque simplification à un objectif de test clairement défini, puis passez en revue les effets supprimés avant la validation. Cette révision doit avoir lieu chaque fois que l'objectif du test passe du fonctionnement nominal à la gestion des défauts ou aux contrôles de protection. Si l'objectif change, le modèle doit également être modifié.

Les chaînes d'outils ouvertes sont importantes lorsque les programmes de test doivent pouvoir évoluer

« Les chaînes d'outils ouvertes sont importantes, car les programmes de test en électronique de puissance restent rarement modestes très longtemps. »

Un simple modèle de convertisseur peut se transformer en un système d'entraînement complet, en un rack de chargeurs ou en un système à convertisseurs multiples doté de contrôleurs externes et d'E/S de laboratoire. Les chaînes d'outils fermées freinent cette évolution. Les chaînes ouvertes vous permettent de conserver des modèles éprouvés tout en élargissant le champ des tests avec moins de retouches.

Une équipe peut commencer par un contrôleur de variateur de vitesse, puis ajouter par la suite une émulation de batterie, une interaction avec le réseau électrique ou un logiciel de supervision développé par un autre groupe. Cette évolution exerce une pression sur l’échange de modèles, la création de scripts, automatisation et l’intégration des E/S. Si la pile de simulation ne s’adapte pas à ces ajouts, les ingénieurs finissent par réécrire les modèles au lieu de tester la logique de contrôle. Une intégration ouverte préserve le travail déjà effectué et maintient la rigueur temporelle qui a fait la valeur de la configuration initiale.

La leçon à retenir est simple. La simulation FPGA s’avère payante lorsqu’elle s’accompagne d’une discipline en matière de synchronisation, d’un partitionnement clair et d’une chaîne d’outils capable de s’adapter à la croissance sans imposer de réinitialisation de vos modèles ou de vos flux de travail. C’est pourquoi les équipes qui travaillent avec OPAL-RT ont tendance à considérer l’ouverture comme un élément de la précision et comme un choix logiciel pragmatique. Les meilleurs résultats proviennent d’un processus de laboratoire que l’on peut répéter, auquel on peut se fier et que l’on peut étendre.