实时验证GaN和SiC转换器设计

核心要点

• 宽禁带转换器的验证工作应从时间分辨率入手，因为如果未能解析开关市场活动 后续的控制、热管理和保护结果的可靠性市场活动 降低。
• GaN 和 SiC 设计需要验证流程，以确保仿真、台架相关性验证和 HIL 测试中，拓扑结构、寄生参数和时序均保持一致。
• 最强的团队会先设定时间步长，只有在确认行为、损失相关性以及保护时序都稳定后，才会扩展模型范围。

要对 GaN 转换器或 SiC 转换器进行实时验证，首先要遵守一条不可妥协的规则：您的仿真器必须能够准确再现定义您计划构建的硬件市场活动 开关市场活动 。

宽禁带功率级如今已应用于大量量产的产品中，因此隐藏的开关错误会直接导致返工、测试时间延长以及设计目标无法达成等成本。2024年全球电动汽车销量超过1700万辆，而这些平台所依赖的换流器 时序裕量仅在纳秒级。一种用于平滑剧烈市场活动 模型，在硬件真正安全之前很久市场活动 显得稳定。 您需要一套验证流程，确保从第一个模型到 HIL 测试，都能清晰呈现开关物理特性。

转换器验证从切换市场活动 ”开始，市场活动 解决此问题

当您的模型解析了市场活动 电流、电压和损耗市场活动 ，转换器验证便开始进行。如果时间步长跳过了这些事件，后续的所有结果都将基于模糊的物理模型。这一点对氮化镓（GaN）转换器和碳化硅（SiC）转换器同样适用。只有先观察到该事件，才能相信其响应结果。

假设有一个650 V的半桥电路，其上升时间为15 ns，死区时间为8 ns。即使采用250 ns仿真 仍能得到整洁的波形，但会遗漏决定开关损耗的重叠部分，以及决定器件应力的振铃现象。实验室团队随后便会疑惑：为什么控制器在仿真 看起来很正常仿真 在硬件接收到的第一个脉冲时就跳闸了。这个问题通常源于模型无法解析该边沿的区域。

您验证的不仅仅是平均电流和电压。您验证的是导通、关断、二极管恢复以及环路能量交换的确切顺序。如果求解器运行速度过慢，虚假的自信便由此而生。 

“在将开关分辨率作为第一道筛选标准时，宽禁带验证的效果最佳。”

GaN 转换器的仿真 需要小于 100 ns 的时间步长

GaN 转换仿真 需要小于 100 ns 的时间步长仿真 因为关键行为发生在非常短的边沿、死区时间和控制器市场活动。可用的时间步长取决于必须保留的最快电气瞬变。较粗的时间步长仍能正确显示功率流，但无法揭示导致设计失效的时序误差。

图腾柱式功率因数校正级很好地说明了这一点。如果高频支路在数十纳秒内换向，那么50纳秒的步长可以捕捉到匝数转换和死区时间交互，而200纳秒的步长则会将它们模糊成一个平均事件。这样一来仿真 硬件中仍然存在栅极延迟不匹配仿真 在仿真 它也会消失。结果，你只能围绕一个隐藏了故障路径的模型进行调试。

已发表的材料数据显示，GaN的临界电场约为3.3 MV/cm，而硅的临界电场约为0.3 MV/cm。这有助于解释为何GaN边缘会如此迅速地暴露粗糙阶跃误差。您应从测得的或预期的开关速度出发，然后将时间步长设置得足够小，以确保死区时间、重叠电流以及与dv/dt相关的效应仍然可见。

SiC 变流器测试必须揭示换流回路中的寄生参数

SiC 转换器的测试必须揭示换相环路的寄生参数，因为过冲、振铃和误导通不仅取决于器件参数，也取决于布局设计。仅凭简洁的原理图是不够的。环路电感、器件电容以及栅极回流路径共同决定了事件的特性。这些细节将决定您的 SiC 转换器能否承受您刚刚发出的切换指令。

牵引逆变器的相支路能迅速体现这一点。同一对SiC MOSFET在理想直流链路条件下可能表现平稳，但一旦加入机械设计中实际的母线环路和栅极环路电感，就会出现严重的过冲现象。实验室测试线可能会导致首个原型机的表现比量产布局更差。你需要仿真 台架测试之前仿真 揭示这两种情况。

寄生效应也会影响控制器端。电流测量的时序和故障阈值通常是根据已经包含振铃现象的波形进行调谐的。如果模型去除了这种振铃现象，那么设定的阈值将适用于一个并不存在的变流器。当将换相寄生效应作为设计的一部分来处理时，验证结果会更加可靠。

SiC MOSFET 测试应验证开关能量曲线

在对SiC MOSFET进行测试时，应验证电流、电压、温度和栅极电阻下的开关能量曲线，因为这些曲线将您的损耗模型与实际物理行为联系起来。仅有一个标称点是不够的。您的转换器是在一定范围内工作的，因此验证必须涵盖您预期投入生产的整个工作范围。

双脉冲测试仍然是实现这一目标最直观的方法之一。您可以扫描电流、母线电压和栅极电阻的数值，然后将测得的导通和关断能量与全转换器仿真中使用的模型进行比较。高电流下的偏差通常表明存在未考虑的寄生参数或电容假设不正确。这一点很重要，因为过高的能量估算值会导致结温和安全裕度被低估。

关键问题不仅在于波形是否正确。你还需要考察，随着工作条件的变化，开关能量趋势是否随之正确变化。一个仅能追踪波形形状却忽略了斜率的模型，仍会在效率、散热和保护方面误导你。测试碳化硅（SiC）MOSFET转换器时，需要将脉冲级测量结果与整个级的工作行为进行关联分析。

实时求解器应按实际构建情况运行该设计

实时求解器应按实际构建状态运行设计，因为一旦为了适应仿真器而对转换器进行简化，验证的价值就会大打折扣。如果求解器强制采用平均开关状态或去除寄生参数，就会改变您试图验证的行为。这种偏差会在后期表现为返工。当模型不再与预期硬件相匹配时，问题便由此开始。

以一种具有有源钳位路径、已测量的寄生电感以及严格死区时间约束的交错式双向转换器为例。如果平台无法直接执行该拓扑结构，开发团队通常会用平均化元件替换详细的开关元件，或者移除换相路径，仅仅是为了满足执行限制。仿真 运行，但验证目标已经发生了偏移。这正是开发高速功率级求解器旨在避免的问题。

OPAL-RT 的高速转换器求解器充分说明了执行速度为何至关重要，因为它能够以低至 36 ns 的时间步长运行先进的 GaN 和 SiC 拓扑结构。这对建模工作而言，其重要性远不止于一项功能特性。您可以保留设计中固有的栅极时序、寄生参数和开关结构。这样，您的 HIL 结果就能真实反映您计划投入运行的转换器。

HIL测试可在硬件故障出现之前验证控制时序

HIL测试能在硬件故障出现之前验证控制时序，因为控制器响应的是采样信号、脉冲更新和延迟链，而非理想化的功率级方程。您需要确保这些时间关系在闭环中成立。正是这里，细微的误差会尽早显现。这也是仍可避免昂贵台架测试中意外情况的关键所在。

在开关边沿附近对电流进行采样是一种常见情况。如果ADC的采样恰好发生在振铃期间，即使平均电流值是正确的，估计器和保护逻辑仍可能做出错误的决策。HIL技术使您能够在不危及硬件的情况下，测试不同的采样偏移量、数字滤波器和消隐窗口。您可以观察控制器在以下情况下的行为：虽然理论上的时序看起来合理，但在实际应用中却存在问题。

这对宽换流器 至关重要换流器 控制裕度往往比团队预期的要更小。死区时间补偿、同步整流时序以及电流重建都取决于边沿定位。一个在平均被控对象模型下表现稳健的控制器，一旦恢复开关细节，可能会出现噪声。当HIL能在首个功率级故障发生前揭示这些时序交互作用时，其价值便得以体现。

保护逻辑需要以纳秒级精度重现故障

保护逻辑需要以纳秒级精度重现故障，因为宽禁带故障的发生时间尺度与市场活动 处于同一量级。如果模型拉长或平滑了故障，则跳闸路径的验证将基于错误的事件，从而产生虚假的安全感。只有当重现的故障在物理上合理时，保护措施才具有实际意义。

短路导通就是一个很好的例子。关键问题不仅在于控制器是否报错，还包括电流上升速度有多快、去饱和逻辑何时响应，以及关断过程中会出现什么样的电压应力。如果模型将故障电流以缓慢的斜坡形式注入，即使实际变流器会遇到剧烈的电流峰值，跳闸过程看起来也会很平稳。对于误导通和栅极时序偏差等情况，也需要同样的严谨性。

保护时序还会与传感硬件及固件结构产生交互作用。比较器延迟、数字滤波和复位逻辑，在事件被压缩至其真实持续时间之前，看似都无害。一旦该时序显露出来，误动作和迟动作就不再显得随机。它们变成了验证结果，您可以在高能测试开始前有把握地加以修复。

验证计划应将时间步长置于模型范围之前

验证计划应将时间步长置于模型范围之前，因为时间步长决定了哪些物理市场活动 可见状态。一个范围过广但运行过慢的模型，仍会隐藏您进行验收所需的证据。而一个范围较窄但时间分辨率恰当的模型，则能优先解答关键问题。这种顺序能为您节省时间，避免走弯路。

如果将开关保真度视为第一道过滤器，规划流程就非常简单。从测得的或预期的边沿速度开始，然后锁定能够保持该速度的仿真 。仅添加解释所测试行为所需的模型细节。在事件级物理模型得到验证后，再扩展仿真范围。

• 根据最快的沿边和最短的死区时间设置时间步长。
• 在添加额外的系统细节之前，请保持物理拓扑结构不变。
• 如果过冲或振铃现象影响验收，则应包括所测得的寄生参数。
• 在相信热分析结果之前，应先将开关能量与台架测试数据进行关联分析。
• 使用 HIL 对已解析的被控对象进行控制和保护时序测试。

该流程之所以有效，是因为它反映了宽禁带硬件的失效机制。遵循该流程的团队无需花费过多精力去维护过于乐观的模型，而是将更多精力用于调整那些影响风险的少数参数。当目标应用要求纳秒级执行速度，且无需将转换器重写为更简单的联系表 时，OPAL-RT自然能融入这一工作流程。

“有效的验证在于尽早发现难点，以便及时采取应对措施。”