为什么闭环稳定性决定了PHIL测试的准确性

核心要点

• 闭环稳定性是使PHIL的任何精度声明具有可信度的前提条件。
• 延迟、带宽、接口选择、放大器动态特性以及控制器增益必须作为一个回路进行检查。
• 在实验台上测得的稳定边际，比仅凭清晰的图谱更能让你充满信心。

闭环稳定性决定了PHIL的结果是否可靠。

PHIL 将模拟网络与物理硬件相连，因此每一微秒的延迟和每一个增益选择都会反馈到同一个功率交换回路中。随着转换器密集型系统的普及，这一判断变得愈发重要；2023年，可再生能源新增装机容量达到507吉瓦，其中太阳能占增长量的75%。 绝不能将精度视为事后检查。如果环路不稳定或接近不稳定，测得的响应会出现漂移、振铃，或者看似正常，仅仅是因为测试未能涵盖那些能暴露问题的频率。

“你需要将闭环作为一个整体来检查其稳定性，因为PHIL的精度是闭环的特性。”

PHIL的精度取决于稳定的功率交换回路

PHIL的精度源于整个回路中电压、电流和功率的稳定交换。该回路包括仿真器、I/O、功率放大器、被测硬件、传感器以及接口模型。闭环稳定性确保这些组件在时域和幅值上保持同步。一旦这种同步出现偏差，精度就会首先受到影响。

连接到模拟馈线的并网逆变器清楚地说明了这一点。如果馈线模型发送电压参考值，而硬件返回的电流存在额外滞后，则控制环路就会在错误的时刻开始注入能量。虽然在短时间内你仍能看到合理的有效值，但波形形状、阻尼和暂态稳定过程已经出现偏差。

正因如此，闭环系统的稳定性比任何单一设备的规格都更为重要。再快的仿真器也无法挽救一个糟糕的接口模型，再优质的放大器也无法弥补时序问题。您需要将闭环系统作为一个整体来检查其稳定性，因为PHIL精度是闭环的固有特性。那些将元件测试与闭环测试分开进行的实验室，通常要等到硬件功率提升后才会发现错误。

延迟会导致相位误差，从而使测试结果看起来不准确

相位延迟通常是PHIL系统失去稳定性的首要原因。每一个传输环节、传感器滤波器和放大器响应都会引入相位延迟。这种延迟会在测试结果尚未明显表现出不稳定迹象之前，就已削弱了系统的稳定裕度。因此，一个系统即使通过了稳态检查，在瞬态响应过程中仍可能出现故障。

在 1 kHz 频率下，100 µs 的纯延迟会产生 36° 的相位滞后，这足以抹去大部分舒适的相位裕度。通过电池逆变器测试可以轻松观察到这一点。电流跟踪在低频时可能看起来正常，但在负载阶跃期间会发生剧烈的过冲，因为延迟将交叉点移到了阻尼较弱的区域。看似控制器故障的情况，往往只是简单的环路延迟所致。

你应该将时延视为系统的一部分，而非微不足道的实现细节。这会改变你评估闭环系统稳定性及选择带宽的方式。时延补偿虽有帮助，但补偿效果也取决于时延模型的准确性。如果你在设计阶段忽略时延，直到通电运行时才注意到它，那么你的调谐工作实际上是在一个失真的环路中进行的。

带宽决定了PHIL保真度的上限

带宽定义了PHIL回路仍能表现为预期测试系统行为的最高频率范围。当回路带宽过于接近放大器极限或I/O延迟时，系统会先出现保真度下降，随后才出现明显的不稳定性。虽然仍能得到结果，但该结果无法准确反映预期的物理现象。

一个电机驱动测试台很好地说明了这种权衡关系。如果硬件控制器在2 kHz以下表现强劲，但放大器和测量链仅在几百赫兹以内保持纯净，那么该回路会模糊开关副作用并削弱谐振。电流依然流过，保护逻辑依然会触发。但该测试仍无法捕捉到决定控制器是否真正稳健的时序和阻尼特性。

您应根据环路中影响最大的低速元件来设定可用带宽，并预留余量。这种做法虽然看似保守，却能确保系统精度。那些不检查相位和增益余量、一味追求宽带宽的团队，通常只能得到图表美观但实际意义不大的结果。PHIL 并非仅以标称速度为评判标准，而是更看重环路能否在与测试目标相关的频率范围内保持受控状态。

接口模型决定了剩余阻尼的大小

接口模型决定了仿真 能量交换，因此直接影响阻尼和稳定性。即使数学上设计精妙的接口，在源刚度与延迟相互作用时，其表现仍可能不佳。闭环稳定性取决于接口的选择，因为接口会改变你试图控制的环路。

刚性电压源接口为逆变器测试提供了简单的测试平台，但它会消除物理馈线所提供的阻尼作用。此时，控制回路的响应表现得仿佛硬件是通过延迟连接到理想电源上一样。在交叉点附近会出现振荡，尤其是在电流突然反转时。采用阻尼阻抗或部分仿真方法，通常能充分抑制这种行为，从而恢复可用的裕度。

许多团队往往会将精度损失误认为是硬件缺陷。实际上，硬件在基于错误接口假设的情况下，其行为可能是正常的。您应当根据接口模型在预期工作点下如何保持系统被动特性和阻尼特性来对其进行评估。一旦做到这一点，闭环系统行为的稳定性就更容易预测，而且当工作条件发生变化时，测试结果也不会再出现漂移。

功率放大器的动态特性重塑了闭环响应

功率放大器的作用远不止于放大电压和电流。它们还会给PHIL环路引入延迟、饱和限制、输出阻抗效应以及有限的斜率响应。这些动态特性会重塑分频和阻尼特性。如果将放大器建模为理想模型，你将验证错误的环路，并信赖错误的精度水平。

线性放大器可在适度的带宽下提供平滑的跟踪性能，而开关源则会引入控制延迟并产生改变谐振频率的滤波效应。在弱栅极逆变器测试中，这一差异至关重要。同一控制器在不同的测试台上可能表现为良好阻尼，也可能表现为振荡，原因在于放大器改变了系统的有效特性。在 OPAL-RT 平台上，工程师通常会在调谐前将求解器延迟、I/O 延迟和放大器延迟分离，这使得整个回路更容易得到真实的建模。

您应将放大器视为稳定性问题中的一个关键因素。在此情况下，实际测试数据比标称规格更为重要。输出滤波器调谐或电流限制行为上的细微差异，都可能导致安全工作范围发生显著变化，从而改变您的测试结果。一旦将放大器的动态特性纳入考量，PHIL精度的可靠性就更容易得到验证。

控制器增益用于设定稳定性的安全范围

控制器增益决定了控制回路对误差的响应力度，因此它界定了PHIL的安全工作范围。若要确定闭环稳定所需的k值范围，必须考虑延迟、放大器的特性以及接口动态。在软件中有效的k值，在硬件中往往会失效。

假设有一个比例增益为 k 的电流控制器。在纯软件模型中，k 的取值范围可能在 0 到 1.8 之间，在此范围内振铃现象尚不严重。但一旦加入放大器延迟和传感器滞后，安全范围可能会急剧缩小，因为相同的增益值此时会将交叉点推入相位裕度不足的区域。你不再是孤立地验证控制器，而是要验证 PHIL 实际构建的闭环系统的稳定性。

这就是为什么增益调整应紧随环路辨识之后，而非在其之前进行。首先确定测得的延迟预算，然后估算交叉点和裕度，接着在观察瞬态衰减和频谱峰值的同时，以微小步长逐步增大k值。如果跳过这一顺序，k值就只能靠猜测。一旦将整个环路纳入考虑，闭环系统行为的稳定性便会成为你可以掌控的设计变量，而非需要追赶的意外。

“若要确定闭环稳定性的k值范围，必须考虑时延、放大器的特性以及接口动态。”

在提出任何准确性主张之前，必须先进行稳定性检查

只有在确认闭环系统在关键的工作点和频率范围内保持稳定后，才能声称其具有PHIL级精度。稳定性是每一项精度声明都必须通过的门槛。如果这个门槛不够牢固，那么即使曲线图清晰、实验结果可重复，也意义不大。

规范的实验室流程使检测过程简单且可重复：

• 在通电测试条件下测量总环路延迟。
• 在同一个循环中建模放大器和接口的动态行为。
• 确认目标分频点附近的增益和相位裕度。
• 测试涉及反向、饱和和弱阻尼的瞬态响应。
• 在扩大带宽目标之前，应先降低控制器增益。

这些步骤看似简单，却能将有用的PHIL工作与具有误导性的PHIL工作区分开来。使用OPAL-RT或任何其他实时平台的实验室，仍需通过闭环设计和验证来确保精度。硬件速度和开放的时序可见性固然有所帮助，但二者都无法取代严谨的闭环检查。当每一项声明都与测得的裕量和已知的运行范围相关联时，您才会更加信任这些结果。

其中更深层的启示很简单：当测试台面看起来很先进，或者曲线图看起来很平滑时，PHIL并不一定准确。只有当循环在硬件实际运行时所承受的相同应力下保持稳定时，PHIL 才算准确。这一标准确保了测试的真实性，也让工程判断立足于实际。