| 1.目标 本工作旨在提出一种解决方案，以扩展 OPAL-RT仿真器 的能力，用于对频率相关网络等效元件 （FDNE）等要求较高的电力系统元件进行建模。 由于其复杂性，当通常在基于多核 CPU 的硬件上执行时，该组件可能需要多个处理内核来单独求解并保持所需的时间步长。 使用 FPGA 硬件建模的多端口 FDNE 组件的开发可以节省宝贵的仿真计算资源，同时提高仿真精度。 2..工作范围 基于有理函数近似的数学模型已在精确表示 FDNE 的技术文献中得到证实。 与传统的 CPU 硬件相比，FPGA 硬件的并行仿真 非常适合高性能多端口 FDNE 应用。 所述的多端口 FDNE 模型可自动生成任意数量的极点和端口，并支持钝化强化后处理修正。此外，还提出了一种移动矢量拟合输入频率响应的频率轴的方法，以纠正梯形积分法引入的翘曲误差。 为了在 FPGA 硬件上实现更通用的 FDNE 模型解决方案，我们选择了仿真 Vivado Suite。因此，可以在 OPAL-RT 和 RTDS仿真器 之间建立共同仿真接口，以利用仿真 实验室现有的硬件资源。 3. 结论 结果比较表明，所开发的模型达到了预期的效果。这种 FDNE 模型可以在 FPGA 硬件上以足够小的时间步长执行，适合实时操作，远低于大型系统 EMT仿真通常使用的 50 微秒。 这种应用 代表了一种有效的解决方案，可以在短期内提高表示能力，因为预算有限，无法通过购买更多数量的仿真器机箱或核心许可证来延迟扩展。 |